설계"CDC는

C

choonlle

Guest
나는 시계가 도메인을 건너는 디자인입니다.내가 CLK 312.5MHz 데이터 20BITS 보내 350MHz의와 dataOut가 필요합니다.그럼, 여기있는 사람 Verilog 코드를 공유할 수있습니다?감사합니다!!!

 

Welcome to EDABoard.com

Sponsor

Back
Top