설계"Bandgap

G

Guest

Guest
그것은 bandgap 디자인, 사진 아래의 개략도이다.Bandgap 출력 전압은 1.22V이고, 내가 2.1V 출력 전압을해야합니다.M1과 M2 다이오드있습니다 저항으로 연결되어있습니다.

아주 승 디자인 / 패 M1이 & M2로의 하드.시뮬레이션 결과는 매우 이상합니다.내가 M1을 (또는 M2로)의 저항을 1/gm 동등한 것 같아요.그래서 내가해야 gm1/gm2 = 4 / 3, 즉 W1/W2 = 16 / 9.하지만 사실, 난 그때 2.1V 출력을 얻을 수 W1/W2 10 배 이상해야합니다.내가 걱정하는 건 M1이의 비율과 M2를 너무 내 레이아웃 디자인을 소개합니다 불일치 문제가 큽니다.만약 내가 큰 패 (더 이상의 3U 가지고, 난), 온도의 성능을 독립적으로 더 올 것이다 TSMC는 0.18u 프로세스를 사용합니다.

이상적 conditon 내 시뮬레이션 있음, I 출력의 부하로서 소형 커패시터를 사용할 수있습니다.그렇다면 전체 시스템 시뮬레이션 출력의 부하 DAC는 회로이다.난 출력 전압, 내가 작은 모자를 읽어 DAC는 변경을 줄일 것.하지만 결과가 향상됩니다.왜 출력이 증가 이해할 수없습니다.

누가 날, 왜 전압이 증가 M1이 & M2는 디자인의 몇 가지 조언을 줄 수있습니다.

고마워요!
미안하지만, 당신이 첨부 파일을 보려면 로그인이 필요합니다

 
아마 자사의 더 정확성 이후 (v를 bandgap = 입력) 캐롤라이나 amplifierer 커패시터를 사용하여 전용 콘덴서 불일치에 따라 달라집니다 (거의).
단점은 지역의 큰 금액이 될 것이다!

 
어디에 M1과 M2 기판에 연결된 단말입니까?그림에서, 그들은 D는 "터미널"로 연결되어있습니다.이 그림에서 실수를?

 
휴즈 썼습니다 :

어디에 M1과 M2 기판에 연결된 단말입니까?
그림에서, 그들은 D는 "터미널"로 연결되어있습니다.
이 그림에서 실수를?
 
같은 Hudges 쓴 그들은 D 조 터미널에 연결되어 있어야합니다.그렇지 않으면 AVDD 출력 전압 변화가 변경됩니다.또한 그것은 다른 코너를 변경할 수있습니다.

 
만약 내가 잘못 pple 정정 해줘!!

하지만 난 그 게이트 소스에 묶여 생각!!게이트 드레인에 묶여 있어야합니다.

 
M1과 M2를 가진 자신의 소스는 각각 기판에 연결되어야합니다 PMOS 시체를 모두 제거하는 효과가있습니다.

만약 내가 잘못했다 제발 수정하십시오.

안부,
jordan76

 
난 단지 게이트 드레인 안 묶여 있어야 했죠?

난 ... U에서 소스에 하위 몸에 묶을 수있다는 효과를 제거하는 ABT 기판을 얘기 아니에요

 
죄송합니다!그것은 물론, 소스에 연결되어 있어야합니다.그러나 일반적으로 대신 PMOS 저항 분할기가 사용됩니다.

 
MOS 때 사용하는 장치, 조심가
W1/W2 (Vgs - 버몬트) ^ 2에 반비례합니다
하지 않음 (Vgs) ^ 2.

 
안녕하세요 Fom,

당신이 옳다는 저항 분배기 더 나은 성능을 것이다라고했다.하지만, 그 큰 저항이 큰 지역의 댓가를 알고 - 하?

<img src="http://www.edaboard.com/images/smiles/icon_wink.gif" alt="윙크" border="0" />

너무 성능이 허용됩니다, 그래도 괜찮아 트랜지스터의 구분선을 사용 높은 것은 아니지만 만약 요구 사항입니다.

안녕하세요 v_naren.

수치가 보여주는 것처럼, PMOS 어떤 의미 드레인 다이오드 연결을 자사의 게이트로 연결되어있는 것입니다.마 그렇게 생각하지 않아요?

<img src="http://www.edaboard.com/images/smiles/icon_wink.gif" alt="윙크" border="0" />안부,
jordan76

 
전압 분배기로 사용 PMOS, 왜냐하면 그들은 그들 자신에 잘하는 PMOS 서로 일치하지 않는 수있습니다 관심을 지불합니다.

이 높으면 성능이 필요합니다, 당신은 더 나은 저항을 사용하십시오

 
나는 몇 가지 이유에 대한 트랜지스터의 전압 분배 대신 저항기를 사용하는 것이 좋습니다.

1) Vth 불일치 - 당신 Vth 불일치의 몇 mV 얻을 대형 장치도있다.이것은 (M1이 루프에 회로의 루프 이득에 의해, 그래서 그것을 밖으로 null이됩니다 증폭 될 것이지만, M2는 루프의 외부되므로, 루프 M1을 조정하려면 servos, M2는 더 많은 오류가 발생할 것입니다.)

2)하기 위해서는 저항과 같은 역할을하는 트랜지스터를, 당신이 필요 triode에서 (subthreshold) 깊이됩니다.이것 승 / 패 비율을 의미 0.1 또는 소형 - 1 %를 사용하여 총 면적은 "100um ^ 2 150nm 독극물 검사 결과와 일치했다.어딘가에 3 주위를 의미 / 33 승 / 패,하지만 당신은 편견에 적절한 가능성을 게이트 - 다이오드 다이오드 위의 그들처럼 행동을하게 만든다 저항하지 않습니다 표시처럼 사용해야합니다.

3) Tempco - 온도와 Vth 변경하지 않는 한 우물 당신은 온도 드리프트를 얻을 것이다 (지역 페널티킥) 분할.

4) 마찬가지로 데려다 현재 멀리 M1/M2 문자열에서, 그래서 당신 ouptut 부하가 사라진다는 성문 변화의 바이어스.사실, 난 좋은 방법의 저항과 같은 역할을하는 다이오드를 생각할 수 없다.하기 위해서는 저항처럼 행동들을 얻으려고 당신을 위해 M1이의 게이트에 연결하려면 Vth과 M2의 게이트 - 2Vth - Vdsat 필요가 좋겠지만, 당신 .. 부정적인 공급이 필요 없어요

정말 저항을 제안했다.경우 앰프에 직접 저항 운전 못해 쉽게 보상, 또는 PMOS 공통 저전압강하 소스에 대한 NMOS 추종자를 사용합니다.

 
내가 바이폴라 one.I 전압 분배기가 저항을 사용하는 설계.

 
jordan76 썼습니다 :

M1과 M2를 가진 자신의 소스는 각각 기판에 연결되어야합니다 PMOS 시체를 모두 제거하는 효과가있습니다.만약 내가 잘못했다 제발 수정하십시오.안부,

jordan76
 
surianova,

전 부분을 들어, 나는 완전히 동의합니다.난 우리 사이에 어떤 차이가 표시되지 않습니다.

후자의 부분을 들어, 그것도 애플 리케이션 요구 사항 및 지역 / 비용 사이에 있네에 따라 다릅니다.순수한 저항을 사용하여 현재의 작은 충분히 유지 일반적인 CMOS 프로세스에 대한 큰 면적 오버헤드가 발생할 것입니다.

안부,
jordan76

 
반면 당신이 얻을려고하는 첫 번째 트랜지스터의 GM의 작은 신호 효과가 아니면 잘 GM은 동등하지 않을 수도있습니다 대형 신호 효과입니다.

둘째, 피드백 분배기 현재 아주 온도 및 프로세스 종속됩니다.매우 신중하게 해주는 물살이 너무 많이 또는 너무 적게하지 프로세스 및 온도 모퉁이에서.

이런 일들 때문에, 저 역시, 저항 분할기하는 것이 좋습니다면 공간을 허용합니다.그게 더 좋을 스위치 커패시터 피드백 회로 또는 스위치 커패시터 게인 스테이지 bandgap 후 될 수있는 다른 옵션 화합 게인 버퍼 뒤를이었다.만약 bandgap 1.22V와 다른 회로의 먹이되지 않습니다, 당신은 직접 또는 2.1V를 구하십시오 가능성이 모두 1.22V와 2.1V의 출력을 줄 것이라고 bandgap, 디자인, 다른 bandgap 디자인을 사용할 수있습니다 특히 2.1V 온도에 따라 달라질 수로 (인간의 선함을 의견을 같이 수법의 살인인 저항기)를 본적이 될 수있습니다

 
통해 UR nmos 트랜지스터를 사용하여 () 다이오드 전압 부문 및 여기에 연결되어있는만큼 PMOS 내 공지 사항입니다 :
1 다이오드에 연결된 게이트 U로 소스 드레인 & 아니라 연결되어있다 않았다.
2 - 상단에 하나의 일괄 적용에서 겪고있다.U 땅에 자사 일괄 넥타이를해야합니다.
3 - 통해 UR 작업은 지속 상태 및 그것의 회로 이득 = 1 R2/R1

 
위의 # 2 단지 하나의 메모 - 당신이 원본을 일괄적으로 몸에 영향을 피해야하는 넥타이.레일 일괄 동점이 트랜지스터의 시체가 효과가 발생할 것입니다.당신 vbs 인과 계산 기억 - 소스 전압을 시체에 이르기까지

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top