설계"4

[somchoke]

어느 방법을 4 비트 Verilog에만 클럭 및 리셋 usinging 카운터를 생성 말해 줄 수

 

[Guest]

너무 열심히하지 않아야하지만, 비동기 카운터 Verilog 조앤 FF로 사용 모르겠어요.
를 사용하여 4 조앤 FF로 모든 입력 1.
Clk0 "= 시계
Clk1 "= Q0
Clk2 "= 1 분기
Clk3 "= 2 분기

 

[Guest]

[No message]

 

[KiB]

여기에 가세요?
코드 posedge 클럭 또는 posedge 재설정)은 항상 @

시작

(리셋)하는 경우

시작

카운트 "= 4'h0;

끝

그 밖의

시작

카운트 "= 계산 4'h1;

끝

끝

 

[ravurig]

(posedge CLK 항상 또는 @ RST)를 시작 negedge
만약 (! RST) COUNT 개의 "= 4'd0;
COUNT 개의 다른 "= n_COUNT;
끝

n_COUNT = COUNT 개의 할당 'D1에;

 

[eelinker]

의 이름으로 ---

모듈 counter4 (CLK, 밖으로) 재설정;
입력 CLK, 초기화;
출력 [3시] 아웃;
] 아웃 [3시 reg;

(posedge CLK 또는 negedge 재설정)은 항상 @
만약 (! 재설정)을 "= 4'd0;
1 밖의 "= 밖으로;

endmodule