설계"합성에

[Pankaj]

안녕하세요,

뭐 일반적으로 우리가 어떤 HDL을 두 NOS의 추가 지정, 발생

예.: Std_logic_vector 있음 (31 Downto 0);
b : Std_logic_vector 있음 (31 downto 0);
합계 : 없음 Std_Logic_vector (31 Downto 0)

합계 "= B를;

합성기 adder 수행하거나 수행 - 미리보기 리플을 사용하여 종합 윌.구체적으로 무엇을 자일링스는 무엇입니까 ISE7.1i 것입니다

Pankaj

 

[news]

ABB wraz z partnerami biznesowymi, Roboprojekt, ESAB i ABICOR BINZEL, składają podziękowania wszystkim uczestnikom seminarium spawalniczego, które odbyło się w Warszawie w dniach 12-13 kwietnia 2011.

Read more...

 

[luancao]

그것은 당신과 당신이 사용하는 도구를 추가 contrains의 종류에 따라 달라집니다 ...

그냥 시도하고 결과를보세요.

 

[Guest]

[No message]

 

[dBUGGER]

안녕,
대부분이 리플을 수행 adder 것입니다.하지만 당신은 그들이 각 CLB의 전파 경로를 가지고 있으므로 휴대 전파 지연이 매우 적습니다 헌신이 나타납니다 장치의 아키텍처를 참조하십시오.

최고 감사합니다,