설계"하면

W

wwwrabbit

Guest
내 프로젝트에 리셋 신호를 전용하지 않습니다.나도 궁금해 할 때 내가 무엇을 CPLD의 내부 레지스터의 가치가 전력?언제합니까 전원의 모든 레지스터 청소 CPLD의?
내가 칩 리셋 신호를 정의해야 하나요?

<img src="http://www.edaboard.com/images/smiles/icon_question.gif" alt="질문" border="0" />
 
안녕하세요 wwwrabbit,

CPLD의 내부에 논리를 재설정하고있다.당신은 리셋 논리에 외부 전원을 구축해야 전용 입력 CPLD의에 필요한 레지스터 (코딩)에 의해 재설정에 선.

예

mrst = '0 '그리고 만약
tmr0 "= TMR0_RESET;
- 활동 시간의 증가에 의해 발생 가장자리
elsif clk'event 및 CLK = '1 '을 선택한 다음
tmr0 "= tmr0_nxt;
최종면;안녕,
cube007

 
안녕,

당신이 안정적인 전력 값을 제공하기 위해 칩 외부를 재설정해야합니다.

모든 FFS 재설정 후에 지워집니다.

파워 등록 변수의 값을 varaible 정의에 따라 달라집니다.

만약 등록되지 않은 변수의 정의와 FF로로서 거꾸로 출력, 전원 가치가 0입니다.만약 변수를 정의하는 등록을 거꾸로 출력, 전원과 FF로로서의 가치를 최대 1입니다.

이러한 정의는 매우 기계 전원 상태와 논리를 최적화 상태로 정의가 중요합니다.

이러한 considertions CPLD의 아키텍처에 따라 다릅니다.만약 어떤 FFS CPLD의 출력 기능을 반전하지 않으면 전원 값을 변경할 수없습니다.

안부

 
귀하의 회신을 주셔서 감사합니다.하지만, 난 여전히 질문이있습니다.
내가 Altra EPM128S 사용할 수있습니다.내가 어떻게 등록되지 않은 변수를 정의할 수있습니다 - 거꾸로 출력을 FF로로?우리는 이런 변수를 정의하는 언어 Verilog에서
reg ABC 방송;
거기에 그것을 말할 수있는 방법이 아닌 FF로 - 거꾸로 출력하거나 거꾸로 출력 FF로합니다.<img src="http://www.edaboard.com/images/smiles/icon_question.gif" alt="질문" border="0" />
 
귀하의 회신을 주셔서 감사합니다.하지만, 난 여전히 질문이있습니다.
내가 Altra EPM128S 사용할 수있습니다.내가 어떻게 등록되지 않은 변수를 정의할 수있습니다 - 거꾸로 출력을 FF로로?우리는 이런 변수를 정의하는 언어 Verilog에서
reg ABC 방송;
거기에 그것을 말할 수있는 방법이 아닌 FF로 - 거꾸로 출력하거나 거꾸로 출력 FF로합니다.<img src="http://www.edaboard.com/images/smiles/icon_question.gif" alt="질문" border="0" />
 
안녕하세요 wwwrabbit,

일반적으로 당신은 예를 들어 전용 FF로 DFF 정의 상관 없자나.VHDL에서는 어떤 정보 저장소에 등록됩니다 신호를 정의합니다.VHDL 및 Verilog 게이트 수준에 등록할 전송 레벨 (RTL과)에서 프로그래밍을위한 언어 및되지 않습니다.
어떤 언어를 사용할까요?당신은 세부 사항에서하시기 바랍니다 문제를 설명해 주실래요?

안녕,
cube007

 
아마 당신은 EPM7128S 뜻.

만약 당신이 사용하지 않는 알테라 CPLD는 (또한 FPGA는) 항상 FF로와 제로에서 시작하는 프리셋 전용 "재설정"그물을 함께 asyncronous.

그것은 사실이다면 FF로하면 "1"이 후,하지만 인버터가 FF로 여전히 "0"입니다.

, 스파이크와 함께 문제를 피하거나 전원 공급 장치에 방해가 기억 (또는 후에 발생하기 전에 날 믿으 라구!), 그것은 항상 좋은 아이디어를 재설정하거나 알려진 상태에서 귀하의 상태를 기계에 넣어 유사한 방식으로 사용합니다.

알테라 디바이스를 완벽하게 제어하려면 AHDL 언어를 사용합니다.그것은 매우 간단하고 강력한.

안녕

 
안녕하세요 모두들
나는 당신의 영감을마다 그것을 알아 냈어.
나는 언어 Verilog를 사용합니다.등록할 때의 가치를 최대 전력 제로입니다.
이것은 타겟 보드에서 입증됐다.
감사를 위해서 너희들은 도움이됩니다.

wwwrabbit.

<img src="http://www.edaboard.com/images/smiles/icon_biggrin.gif" alt="아주 행복한" border="0" />
 
안녕,

ABEL 있음 - HDL을 당신은 전원 극성을 정의하고 이러한 구조물 사용할 수있습니다.

reg1 노드 istype 'reg_D,'반전; / / 파워 업 하이
reg2 노드 istype 'reg_D, 버퍼'; / / 파워 업 LO

정말 간단합니다.

안부

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top