설계"하는

[trashbox]

안녕하세요 모두들,

난 시스템 c - 코드 프로그램 및 FPGA에 매핑합니다.이제는 C - 코드 프로그램이 예상에게 할당된있어 세포가 얼마나 많은 로직 및 FPGA의 메모리 대략 필요합니다.좀 조언을 해주시겠습니까?어떻게 시작 할까?아니면 거기서으로 C로 변환할 수있습니다 Verilog 코드 코드 및 하드웨어 소비에 대한 리포트를 보내는 도구를 무엇입니까?감사합니다.

- BR
- Trashbox

 

[Guest]

[No message]

 

[mmarco76]

당신은 CLK 우선 생각해야합니다.
내가 뭘 FPGA에서 귀하의 phisical CLK 건가요?
만약 그렇다면 오랫동안 같은 너 때문에 당신은 시계를 얼마나 알고 FF로 필요합니다) 당신이 (당신은 알게 될 필요가 시간을 믿을 수있는 카운터가 필요하면 해당 코드에서 몇 시간을 계산해야합니다 그 후에 당신이 이유를 위해 필요합니다.
입력 및 출력의 측면에서 그 이유 후 사용하여 그들의 각 하나에 대한 1 FF로의 ()은 그 수를 같아요.
좋아, 이제 당신의 C 코드에 대한 미국의 관점에서 생각하고 그들을 계산 (각 국가) 1 FF로 계산합니다.
그렇다면 귀하의 입력 및 출력에 등록을 요약하고 무대에서 그들을 곱하면, 일어나 당신이 더 많거나 적은있어 최종 집계하여 무대와 함께 결과를 요약한.

그 엄지손가락 규칙의 일종의 스레드에서만 1 "간단한"프로젝트가 될 수있습니다.
그 VHDL c입니다 동시 whileas이다 기억하십시오.
만약 당신이 당신의 코드 번호를 rapresent하기 위해 필요한 몇 비트를 계산할 필요가 수학을 많이하면 FPGA를 DPS 당신이 사용할 수있는 메모리 블록을하고있다는 또한, 더욱 당신의 계정에 걸릴 수있습니다.

그것은 그렇게 단순한 게 아닙니다 그리고 그것은 매우 귀하의 코드를 특정이야, 난 당신이 당신의 코드가 FPGA를위한 것입니다 생각을 서면으로 작성했습니다 바랍니다.

당신이 주문하는 경우 일부 FIFO를 귀하의 데이터를 입력 및 출력을 읽고 귀하의 방식과 일치하는 / 그들이 쓸 필요가 또 다른 당신이 할 필요가 계산됩니다.
만약 당신이 마이크로는 DMA와 너무 버스트와 함께 뭔가를 읽을 필요가있어 예를 들어, FIFO를 귀하의 데이터를 팩을하고 그 데이터를 준비하는 마이크로에게 신호를 사용해야합니다.

아직 시간이 많았을 계속할 수 / 예를 들어, 너무 특정 코드의 순서 죄송 도움이됩니다.

적어도 당신 생각을 갖게하도록 노력하겠습니다.