설계"포스트

[ilter]

친애하는 모든
난 구경 - PEX는 사용할 수있습니다.내 회로 또한 이러한 일부 가짜 세포 내 레이아웃을하고있다.내가 도망 콩고와 정맥 주사와 그들이 괜찮다면됩니다.그래서 PEX는 실행합니다.그럼 난 내 포스트 HSPICE로 시뮬레이션을하는 거죠.하지만 몇 가지는 아래와 같은 errrors 수있습니다.어떻게해야합니까?
만약 내가, 내가 어떻게해야합니까 내 인형 핸드폰 죽이지 않아?만약 자네가 알고, 제발 말해.감사합니다.

** 노드 0에서 오류 **없습니다 직류 접지 경로 : subckt에 0을 정의 n_xi0/net05249_xi0/xi2123/mm45_g

** 노드 0에서 오류 **없습니다 직류 접지 경로 : subckt에 0을 정의 n_xi0/net05249_xi0/xi2123/mm42_g

** 노드 0에서 오류 **없습니다 직류 접지 경로 : subckt에 0을 정의 n_xi0/net05250_xi0/xi2123/mm39_g

** 노드 0에서 오류 **없습니다 직류 접지 경로 : subckt에 0을 정의 n_xi0/net05250_xi0/xi2123/mm52_g

** 노드 0에서 오류 **없습니다 직류 접지 경로 : subckt에 0을 정의 n_xi0/net05254_xi0/xi2122/mm45_g

** 노드 0에서 오류 **없습니다 직류 접지 경로 : subckt에 0을 정의 n_xi0/net05254_xi0/xi2122/mm42_g

** 노드 0에서 오류 **없습니다 직류 접지 경로 : subckt에 0을 정의 n_xi0/net05255_xi0/xi2122/mm39_g

** 노드 0에서 오류 **없습니다 직류 접지 경로 : subckt에 0을 정의 n_xi0/net05255_xi0/xi2122/mm52_g

** 노드 0에서 오류 **없습니다 직류 접지 경로 : subckt에 0을 정의 n_xi0/net04906_xi0/xi2057/xi0/mm0_g

** 노드 0에서 오류 **없습니다 직류 접지 경로 : subckt에 0을 정의 n_xi0/net04905_xi0/xi2057/xi0/mm1_g

** 노드 0에서 오류 **없습니다 직류 접지 경로 : subckt에 0을 정의 n_xi0/net04904_xi0/xi2057/xi0/mm2_g

** 노드 0에서 오류 **없습니다 직류 접지 경로 : subckt에 0을 정의 n_xi0/net04905_xi0/xi2057/xi0/mm3_g

** 노드 0에서 오류 **없습니다 직류 접지 경로 : subckt에 0을 정의 n_xi0/net04906_xi0/xi2057/xi0/mm4_g

** 노드 0에서 오류 **없습니다 직류 접지 경로 : subckt에 0을 정의 n_xi0/net04904_xi0/xi2057/xi0/mm5_g

 

[fxxjssc]

안녕하세요 ilter,
난 바보야 구성 요소를 떠있는 있어야한다고 생각하지 않습니다.그래서 뭐에 대한 귀하의 떠있는 노드를 연결하는 몇 가지 고정
가능성이있습니다.양극성 장애와 같은 존재, 특히 활성 구성 요소입니다.
안부

 

[Guest]

[No message]

 

[lovseed]

(1)를 사용하십시오. HSPICE = 1 옵션을 dcstep, 어떤 입술에 직류 분석 뚜껑으로 변환됩니다.
(2) 매달려 제거 / 떠있는 노드를 추출 도구 추출하려고 할 때.

(1) (2) 실패하면, 당신은 떠있는 노드를 연결하는 대규모 저항과 GND로해야하는 경우.

 

[butterfish]

귀하의 HSPICE 버전을 확인합니다.

version98에서는, 플로팅 게이트 및 드레인 금지되어있습니다;
Version2000 또는 저장 있음, 단 플로팅 게이트 금지되어있습니다.