설계"파이프라인

Z

zouwanghui

Guest
몇 가지 물질이 읽어도 :
트리밍하거나 교정하지 않고, 파이프라인 ADC 제품의 해상도를 10bit로 제한됩니다.주된 이유가 일치하지 않습니다이다.

내가 뭘 알고 싶은 어원이 어떻게 결론을 만들 것입니다?
웹사이트에이에 대한 모든 자료는 무엇입니까?

감사합니다

 
많아 서류가 아닌 dicussing입니다 - 파이프라인 ADC의 idealities.하나 untrimed 10 주요 제한 비트 정확도 MDAC를 무대에서 콘덴서 불일치에서 비롯된 것입니다.

윌리

 
에는 ADC가 오류 유발 많은 문제가 있지만 MDAC를 핵심 요소입니다.콘덴서 불일치,, 이건 무슨 이득, 같은 기타 일치하지 않습니다
레이아웃이 일치하지 않습니다 고조파도 증가 ...
그래서 만약 당신이 잘 10bit ADC를하고 싶을 때, 커패시터 값 selcet 매우 중요하다고 생각합니다.

추신, 당신은 주물의 커패시터를보고는 일치를 볼 수

 
주요 문제는 MDAC입니다.당신이이 책을 참조할 수있습니다 : CMOS 데이터 컨버터 Communicaiton있습니다.

 
안녕
콘덴서 불일치가 아닌 하나의 MDAC를 idealities 또한 개방형 루프 게인이 너무 해상도에 영향을 미칩니다.

zouwanghui 썼습니다 :

몇 가지 물질이 읽어도 :

트리밍하거나 교정하지 않고, 파이프라인 ADC 제품의 해상도를 10bit로 제한됩니다.
주된 이유가 일치하지 않습니다이다.내가 뭘 알고 싶은 어원이 어떻게 결론을 만들 것입니다?

웹사이트에이에 대한 모든 자료는 무엇입니까?감사합니다
 
난 당신 triming 할 싶다는 생각.난 당신을 추가해야합니다 같아요
시가 총액, 내 실험에서, 우리는 100MHz.10bit/ADC, 최초의 MDAC를하지, 난 1pf 사용합니다 ~
1.2pf.왜냐하면 잘 일치하는 얻을 것이다 ...

그리고 너, 사후 시뮬레이션 할 수있는 고객 서비스 / Cf와 기생 캡을 확인,이게 핵심 요소를 먼저
무대에서 두 번째 단계입니다.

 
ADC가 오류의 작전의 오프셋으로 - 앰프 때문일 수도, 모자 불일치, 비교를 보였다. MADC 범인의 모자를 일치하지 않는 것입니다.

한 번에 하나의 커패시터를 부정합을 고려하십시오. 새 모자와 고사와 C / - 델타 계산하고 잔류물. 잔류물을 보여주는 폐루프 이득 모자 불일치와 차이가 가정해 봅시다.

아날로그를 사용하여이 줄어들 수있다 / 디지털 보정 기술 최초의 3
~ 4 단계에있다.

수있는 디지털 보정 기술은 어떤 하나의 하이라이트?.

 

Welcome to EDABoard.com

Sponsor

Back
Top