설계"파이프라인

[winsonpku]

몇 가지 문제로 혼란 스러워요
난은 S 사이의 차이점 / H 조 (샘플 및 보류 회로) '알고 싶다로드은 SHA들 (샘플 및 보류 amplfier, 앰프의 S / H 조에 사용되는)'s입니다
그들이 내 opinion.but에 우리의 S는 샘플링 커패시터 어쩌면 부분 / H 조의 load.if 할 우리의 S / H 조의 시뮬레이션은 SHA의 simualtion 알고 같은 것은 우리가 다른 매개 변수를 출력 부하 줄거야?!
비교 방법의 VTH 설정 커패시터를 사용하는가?
누가 좀 신문이나 대답해 줄 것입니다 도서를 줄 수있습니다.
먼저 감사합니다!

 

[Guest]

[No message]

 

[ezt]

안녕.
우리 CS를 가지고 있다고 가정 (모자를 샘플링). 그리고 Cf (의견 캡.) 우리의 S / H 조 회로이다.Ciop 입력 모자입니다.우리 Opamp 및 공동 Opamp 출력이 모자의 합계입니다.그리고 뚜껑을 입력.다음 단계.그럼 우리가

Cload = 주식 (Cf * (고사 Ciop)) / (Cf 고사 Ciop)

그래서 당신은 S / H 조 그저 앰프 시뮬레이션, 당신로드 덮개로 전체 Cload 사용해야합니다.귀하의 회로.하지만 당신은 S 시뮬레이션입니다 / H 조 회로, 즉 고사 및 CF 귀하의 회로에, 당신은 그냥 뚜껑을 부하로 공동 사용해야 존재한다.귀하의 회로.

안부,
EZT

 

[simon110]

만약 당신이 시뮬레이션의 S / H 조 파이프라인 ADC가, 난 당신을 커패시턴스는 SC - CMFB와 비교기의 입력 커패시턴스, 그래서 포함해야한다고 생각

카스티 야 = Cnext Ccom 코트 Ccmfb Ceff

Cnext : 다음 단계 샘플 커패시터
Ccom : 비교기의 커패시턴스
Ccmfb : 커패시턴스는 SC - CMFB
Ceff : 고사 * Ci / (고사 Ci) - 당연 주변 플립 / H 조
(Cf * (고사 Ci)) / (Cf 고사 Ci) -들 송금 / h 충전

로 비교의 신문을 읽을 수 임계값 전압 :
"1.5 - V를 10 비트 14.3 - 남의 CMOS 파이프라인 아날로그 - 디지털 변환기"