설계"트리플

[chickenvlsi]

안녕하세요?
우리는 65nm 공정 cmos10lpe IBM이 사용하고있습니다.
우리의 디자인 트리플 - 음의 RF nfet (nfettw_rf)를 사용.그러나, 우리가 함께 Calibre DRC는 검사 도구는 다음과 같은 결과가 생성 :
"트리플 잘 묶어 규칙 다운 : [(T3의 베스트 팔렌 아직 안 끝났어) 감동 게이트] RX, 이는 전기 (RX로 베스트 팔렌에 연결된 터치합니다) M1을 통해"

당신은이 규칙에 대한 자세한 설명과 내가 얼마나이 규칙의 위반이 수정하여 알려주 실래요?

진심으로 감사합니다

 

[Guest]

[No message]

 

[oermens]

만약 당신이 PDK있어 넌 MOSIS 사용자 그룹에 물어 그들이 생각 시도할 수있습니다 :

http://tech.groups.yahoo.com/group/MOSIS_Users_Group/