설계"테스트

N

nxing

Guest
안녕하십니까,

난 아 - 오전 비트 ADC를 설계하고 테스트합니다.앨런의 책, 그것이 내가 넣을 수있습니다 주와 회 (N 2) 비트 DAC는 후 이상적 ADC를 누른 다음 입력과 출력 사이의 차이를 확인합니다.아무도 방법을 아 - 비트 ADC에 연결 말해 줄래 회 (N 2) 비트 DAC?내가 어디에 연결해야한다고 두 개의 여분의 비트?

감사합니다

 
만약 전압 레퍼런스와 동일한 경우, 연결할 수있는 두 가지 여분의 LSB가의 VREF_LO DAC는 중.

 
미안 해요, 위의 입력에 실수를했다.적어도 두 가지 중요한 비트 논리 낮음 VREF_LO 대신에 연결되어 있어야합니다.
미안하지만, 당신이 첨부 파일을 보려면 로그인이 필요합니다

 
그렇다면, 왜 우리는 N 비트 대신 N 2 비트 DAC가 필요하십니까?아무도 그것을 설명할 수 있습니까?

감사합니다!

 
N 2에 대한 이유는 N을 2 비트 따라서 1 선형이다 / N을 비트 수준에서 4 비트입니다.난 시스템 N 1 비트 ADC의 설계 트릭을 사용하고 LSB를 폐기.이것은 데이터가 더 많은 선형 만들었 다가 N 비트 DAC보다.

또한 ADC가에서 디지털 데이터를 캡처할 수 있고 거기에 N을 FFT 할 2 비트 또는 그 이상 산술.

 
좀더 나은 접근 방법 ADC를 피하는 DAC는 칩 intergrating 테스트 로직 애널라이저에서 직접 데이터를 분석하는 것입니다.U www.maxim.com과 같은 무료 프로그램을 MATLAB에 웹사이트를 기반으로, 검색할 수있습니다.

 
경우에는 출력에 대한 몇 가지 문제는, 어떻게 잘못 알죠 후 ADC가 후, DAC는 추가하시겠습니까?

 
그러나 ADC를 위해 입력을주고, 그것을 시계와 함께 .. 방법이 달성 U 할 동기화되어야하는가??

 
braudelk 바로, 당신이 ADC는 후에 넣어 DAC는 정확한 결과를 얻을 수 없다.ADC를 위해, 우리 SNDR, SFDR, INL, DNL 신경을 ....방문 Maxim은, 당신은 해결책을 받게됩니다.

 
무슨 kyrandia있다는 바로.정적 매개 변수를 INL 및 DNL, 동적 매개 변수를 ENOB 중요합니다.에 SNDR 및 SFDR 등등과 같은 다른 매개 변수가 우리 인간에 의해 attented 동일한 시간에.

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top