S
shakeebh
Guest
안녕하세요?
내 게시 장소와 경로를 시뮬레이션 타이밍 갈등의 문제와 문제입니다.FPGA를 거의 초보자 설계, 난 정말 이것 outwtitted입니다.내 행동을 시뮬레이션을 완벽하게 잘 작동하지만, 내게 포스트 레이아웃 시뮬레이션 균열 아웃.아무도 내가 어떻게 제거에 대한 문제를 가야 날 이끌어 줄래?내가 뭘 디지털 회로에서 타이밍이 충돌의 원인은 이해하지만 내가 어떻게 FPGA를 난 더이상의 환경에서 잘 알고 그들을 제거할 수있습니다.그래서 말해주세요 :
1) 어디로 최대 클럭 주파수, 최대 설치 시간과 안정적인 개최에 대한 자세한 내용을 찾아봐야 할것 등 또는 회로.
2) 뭔가 레오나르도 스펙트럼의 합성에 관한 보고서 '느슨하게'.무엇과 의미
3) 마지막으로 이러한 충돌을 제거하는 방법입니까?내 코드를 변경, 제한 또는 둘 모두를 정의하고 필요로하는 방법을 내 시뮬레이터 어떤 도움도 여기에 단지 파형을 보여주는 이외에도 수있습니다 않습니다.
도구를 쓸 수있습니다 : 자일링스, ISE 6.1i SP 3, ModelSim SE를 5.7G와 레오나르도 스펙트럼 2005_a82 합성했다.
미리 감사드립니다
내 게시 장소와 경로를 시뮬레이션 타이밍 갈등의 문제와 문제입니다.FPGA를 거의 초보자 설계, 난 정말 이것 outwtitted입니다.내 행동을 시뮬레이션을 완벽하게 잘 작동하지만, 내게 포스트 레이아웃 시뮬레이션 균열 아웃.아무도 내가 어떻게 제거에 대한 문제를 가야 날 이끌어 줄래?내가 뭘 디지털 회로에서 타이밍이 충돌의 원인은 이해하지만 내가 어떻게 FPGA를 난 더이상의 환경에서 잘 알고 그들을 제거할 수있습니다.그래서 말해주세요 :
1) 어디로 최대 클럭 주파수, 최대 설치 시간과 안정적인 개최에 대한 자세한 내용을 찾아봐야 할것 등 또는 회로.
2) 뭔가 레오나르도 스펙트럼의 합성에 관한 보고서 '느슨하게'.무엇과 의미
3) 마지막으로 이러한 충돌을 제거하는 방법입니까?내 코드를 변경, 제한 또는 둘 모두를 정의하고 필요로하는 방법을 내 시뮬레이터 어떤 도움도 여기에 단지 파형을 보여주는 이외에도 수있습니다 않습니다.
도구를 쓸 수있습니다 : 자일링스, ISE 6.1i SP 3, ModelSim SE를 5.7G와 레오나르도 스펙트럼 2005_a82 합성했다.
미리 감사드립니다