설계"킷에는

[System.out]

안녕하세요,

그 중 하나가 두 운영 킷에는 UART, UART1 2V8이며,이 모듈은 3V 허용했다.UART2 1V8입니다.내가 Spartan3의 FPGA, 내가하고 / 신호 O를합니다 [0 .. 3.3 승 믿는이 킷에는 UART 인터페이스 싶어].

난 레벨 스위치 트랜시버가 필요한가요?하나를 참조하는 것이 좋습니다 날 수 있을까요?

감사합니다

 

[Guest]

FXLP34 같은 페어차일드의 부분을보세요.이러한 장치는 두 개의 전원 핀이 다른 전압 레벨의 많은 사이에 번역할 수있습니다.

돌볼수있는 한가지 여부 킷에는 UART 전송 채널의 신호를 반전 기대됩니다.예를 들어, RS232 인터페이스 IC는 로직 인버터가 포함되어있습니다.따라서 만약 표준 신호를 반전하는 것입니다, 당신은 통역 선택이 전도를 포함해야합니다.

스파르탄 FPGA를 가지고 논리를 은행으로 나눈 값입니다.각 은행 / O를 전원 소스 및 다른 I / O를 표준 달라 가질 수있습니다.PCB의 경우 아직 조작되지 않고 자유의 많은 핀 할당이 있으면 은행에 3.0V와 1.8V로 은행에 다른 킷에는 UART 한 킷에는 UART 가지고있다.그렇다하더라도 채널 반전이 필요합니다, 당신의 FPGA로 이러한 인버터 통합할 수있는 수준에 전혀 변화가 필요하지.

PCB의 경우 이미 완료하거나, 당신이 다음 수준에 핀 또는 번역 칩 인터페이스에 대한 변화가 필요합니다 사용될 것입니다 제어할 필요가없습니다.

 

[System.out]

안녕하세요 밴조,

도와 주셔서 감사합니다.내가 스파르탄 - 3 사용 설명서를 살펴 봤네 ...그리고 난 널 VREF 핀이에 대해 이야기 믿습니다.수동 상태 :

코드 :스파르탄 - 3 디바이스를 설계 및 지원 특징

특정 I / O를 할 때 표준 VREF에 연결되어있는 경우

1.25 브이 브이 1.10, 1.00 V를 0.90 승, 0.80 V 및 0.75 베로니카

 

[bis_]

그것은 높은 전압 trasmiter에 간단한 직렬 저항이 될 가능성이 모두가 당신이 필요합니다.만약 연결 속도 transmision 길이없습니다 매우 높다.

BIS를

 

[Guest]

[No message]

 

[Guest]

안녕,

VREF 문제의 유일한 부분입니다.인터페이스 표준을 사용하는 차동 입력 스위칭 레벨을 설정하려면 VREF 전압을 사용할 수있습니다.단일 표준 VREF를 사용하지 않는 당신은 실제로 추가 I 이러한 핀 / O를 사용하여 종료
VREF와 함께, 당신은 제대로 각 은행 VCCO을 설정해야합니다.예를 들어, 만약 당신이 차동 전은 1.8V 및 0.9V VCC는 VREF / O를 표준 은행 SSTL1.8 달리기를 원한다.당신은 일하러이 두 가질 수있다.

자일링스는 데이터 시트에서, VREF 각 인터페이스를 표준 VCCO 요구 사항을 확인할 수있습니다.그 까닭은 그들 VREF 및 VCCO 요구 사항 충돌하지 않는 몇 가지 인터페이스 표준 같은 은행 내의 혼합 수있습니다.예를 들어 LVCMOS2.5 및 SSTL2.5하십시오.

다시 말하지만, 이후 이사회는 이미 다, 당신은 아마도 현재의 개정을위한 통역이 필요합니다.