설계"질문

[yushen_yang]

안녕 모두,

그 사람 내가 몇 일 전에 게시 주제에 대한 조언을 준 주셔서 감사합니다.불행히도, 내 문제는 아직 거기있다.

내가 다시는 내 질문을 게시 또한 업로드와 파도 사진 개략도.희망은 그것을 좀 더 명확하게 이해가 어디에 문제를 줄 수있습니다.

아래와 같은 질문 :
내가 한 두 PMOS 각 경로에서 두 nmos 스택 완전 차동 cascode Op 앰프 설계 단계입니다.낮은 nmos 쌍을 입력합니다.그리고 여분의 nmos 전류 소스로 연기와 낮은 nmos 페어 그라운드에 연결합니다.PMOS triode 장치의 쌍을 CMFB해야하는 데 사용됩니다.

내 문제는 일반적인 출력 전원 공급 장치의 중간 값을입니다.그리고 난 수천번 모든 트랜지스터 오른쪽 모드에 최선을 다하고있습니다. (최대하더라도 스윙) 그러나, 출력 스윙을 어디에 비교적 긍정적인 스윙 negetive 스윙보다 작은 불균형이 trasistor 모드에서 작업할 때 변경되지 않습니다 확인하시기 바랍니다.전에이 문제가 어느 한 거죠?

사양 :
0.5um 공정
5V의 전원 공급 장치
Ouput 일반 모드 : 2.5V의
게인 54dB
oupout 스윙 / - 1V 미만

 

[Guest]

미안하지만, 당신이 첨부 파일을 보려면 로그인이 필요합니다

 

[Btrend]

1.귀하의 파형에서, 나는 통해 UR v를 참조하십시오 (4)이 너무 활성 영역에서 CMFB PMOS하게 높습니다.귀하의 공통 모드 전압은 2.5V, 그럼 가기 CMFB PMOS의 Vdssat 때문에 (5 - 2.5 - | Vtp |) ~ = 1.5V로,하지만 파형을 보여주는 U 전용 0.2V 주위에 너무 통해 UR CMFB 루프 이득이됩니다 작은 그것이 올바른 CMFB 전압을 설정할 수없습니다와 같은.
2.통해 UR 파형에서, 통해 UR 일반적으로 전압은 2.5V되지 않습니다.그것 이상입니다.일반적인 전압 formulat입니다 VCOM = (Vout Vout1) / 2.U awave 그 가치를 계산하는 데 사용할 수있습니다.