설계"지근

[020170]

다음 그림과 CMOS 프로세스 측면에서 BJT를 보여줍니다.

P는 있음 - 기판 CMOS 공정, 기생 수 있도록 측면 BJT가 발생할 수 있도록

수직 BJT.

내가 "왜 PMOS TR 높은 전압에 의해 편향이 궁금해?"

만약 내가 BJT 측면을 만들고 싶어, 난 TR 만들 P는 존재하지 않습니다.

하지만 PMOS TR 존재와 내가 고전압 appliy 해요.

왜 PMOS TR 높은 전압에 의해 편향 무엇입니까?제가 안하면, 측면 BJT 형성 아닌 가요?

 

[Guest]

미안하지만, 당신이 첨부 파일을 보려면 로그인이 필요합니다

 

[pit1000]

1.만약 PMOS 낮은 전압 - 배출 및 수집 PMOS의 채널 이상의 누전 편견이다
2.표준 CMOS 프로세스 자체로서, 당신은 측면 PNP는 PMOS 트랜지스터를 만들 수있습니다 통해서만 정확하게 자료의 너비 감독 정렬.

 

[jcpu]

안녕하세요,

만약 우리가 문을 열어두고, BJT 아직 거기에있을거야.
그러나 높은 전압에서 우리는 편견을 그것을,
그 페르미로 변경 - 게이트 아래의 수준,
쉽게 배출 기지 지역으로부터 주입 구멍을 만들고있어.
그러므로 하나의 전류 이득 enhenced 관찰할 수도 ...