A
angu
Guest
안녕하세요,
거기에 (또는) 디지털 회로의 전력 소모의 FPGA를 사용하여 설계 연구 시뮬레이션 추정 방법은 없나요 .. CPLD의
그것을 시뮬레이션 또는 디지털 회로의 소비 전력 추정을위한 자일링스의 도구를 사용하여 가능합니다.
이거에 대해 도와주세요 ...
미리 감사드립니다.
거기에 (또는) 디지털 회로의 전력 소모의 FPGA를 사용하여 설계 연구 시뮬레이션 추정 방법은 없나요 .. CPLD의
그것을 시뮬레이션 또는 디지털 회로의 소비 전력 추정을위한 자일링스의 도구를 사용하여 가능합니다.
이거에 대해 도와주세요 ...
미리 감사드립니다.