설계"자일링스

[shoufeng_luo]

안녕하십니까, 저는 DCM의 차동 clks, 언제 디자인 구현의 LVDS 신호 쌍을 사용하여, 나는 다음과 오류로 발생 :이 디자인은 특정 relatice structure.What에서 palced해야합니다 IO를의 LVDS pair.The 쌍을 포함 제가 오류를 수정하려면 어떻게해야 하나요? 감사합니다!

 

[maksya]

장소 핀을 정확하게!저기 여러분 자일링스의 FPGA에 대한 설명서의 몇 가지 지침 있어야합니다 직류 PCB 레이아웃 ""또는 "Pad에 게재 &하려면"지침이라고도합니다.예를 들어, 알테라의 싸이클론과 같은 제한이있을 수 :

- 단일 입력 차동 밖에 떨어져 패드에서 4 개 이상의 패드를 배치 될 수있습니다했다.
- 단일 출력 및 양방향 패드를 종료 밖에 떨어져 차등 패드에서 5 개 이상의 패드를 삽입할 수있습니다.

 

[EDALIST]

(당신이 probebly) GC를 사용하면 큰 문제는 그 이후 그들은 헌신하는 핀이있습니다.

유일한 해결책은 내가 볼 수 단일 클럭 신호가 끝나자 클럭을 사용하는 것입니다.

 

[Guest]

[No message]

 

[shoufeng_luo]

고마워, 차동 신호 쌍을 두 패드에 연결 fpga.But 패드의 차동 쌍을 오류 sigle colck 사용하도록 의무화했다 happens.I pair.So되지 연결되어 있어야합니다.