설계"자일링스는

G

Guest

Guest
안녕

어떻게 영향을 미치는지를 자일링스는 병렬 케이블과 케이블의 속도를 설정하려면?
난 새로운 ISE를 설치하고, 이전 버전보다, 지금 내 병렬 포트는 항상 실패를 다운로드하는 동안 빠른 다운로드 속도를 사용합니다.내가 ISE 7.1에서 8.2로 변경되었습니다.
그것을, 그러나 나는 얇은 얼음장 케이이 있기 때문에 병렬 포트.

 
미치는 영향 적어도 두 개의 병렬 케이블을 선택할 수 있어야합니다.대부분의 "병렬 케이블을 사용하고자하는 것으로 III에"아니오 "4".케이블을 연결, 사용하면 칩 ID를 수 있습니까?그렇다면, 포트 인터페이스를 맞습니다.
만약 당신이 칩 타겟 보드없이 전원 연결을 시도 미치는 영향 항구를 잠금 기능을 심하게했다.일단 포트가 잠겨 있으면, 복구에만 영향 도구를 종료하고 다시 시작합니다.일주일에 한 번씩 적어도 우리 제조 부서가 있어야 주장하지 않습니다 프로그램에서 보드를 얻을.깨끗한 전원을 껐다가 이후에 나를 위해 대부분의 작품.
다음을 시도해보십시오 :
1.시작에 미치는 영향 및 케이블 선택의 여지가 병렬 케이블을 "확인 III에".
2.출구 영향을 미친다.
3.가능한 JTAG 케이블 및 전원 보드를 연결합니다.
4.시작에 미치는 영향 및 칩 ID입니다.ID를 전달하는 경우, 프로그램을 계속합니다.ID가 실패하는 경우, 2 단계로 돌아갑니다.

----- 스티브

 
난 체인 칩 ID가있습니다.
한번도하지만, ID 코드 10000이 876 루핑 만든 후, 그것을 saaid : 오류입니다.그래서 병렬 포트, 아니면 그냥 충분히 빠르지 못해 문제라고 생각합니다.추가 3 분 후 :이런 프로그래밍을하는 동안 항상 얼어.아니지만, 그래도 주파수가 걸렸고.thte 진행률 표시줄이 느린 몰랐어.

 
이 병렬 케이블이 어떤 종류의 당신을합니까?만약 그것이, 그때 그것을 tck, 가난한 사람의 신호 무결성을 땅에 같은 고통 될 수있습니다 반송하거나 울리는 그 끔찍한 비행 와이어 연결을 사용합니다.그것은 일반적인 문제입니다.당신은 일련의 저항 4 신호를 전선에 tck 와이어, 아니면에 (아마도 100-300 옴)을 추가하여 수정하실 수있습니다.몇 년 전, 그 트릭은 나를 위해 자일링스는 병렬 케이블 III에 같이 일한.

내가 자일링스는 병렬 케이블 세의 속도를 변경하는 방법을 발견하지 않았습니다."setCableSpeed"배치 매개 변수가 아무런 영향을 가질 것으로 보인다.그러나 그때는 아마 많은 도움이되지 않습니다 케이블의 속도를 변경하는 경우에는 신호 무결성 문제입니다.

 
내가 병렬 케이블 -4있습니다.
그 분 깁니다.
때 오류 메시지가있어, 그 오류를 병렬 포트를 읽고있다.

 
에 병렬 케이블 IV에 속도를 변경하려면 영향을 클릭 메뉴에 "출력"다음 "케이블 설치".난, 당신 아마 비슷합니다 ISE 9.1를 사용하고있습니다.

병렬 케이블 IV에 귀하의 FPGA 보드에서 비행 전선 15cm 리본 케이블, 또는 개별 사용하고 있습니까?

귀하의 FPGA의 M0 - M1이 M2를 핀의 JTAG을 설정해야합니다.가끔 구성 모드를 다르게 설정 핀,하지만 때때로 엉뚱한의 작품이나 이상한 방법으로 실패합니다.

만약 모든 사람이 실패하면, 자일링스 질문 :
http://www.xilinx.com/support/clearexpress/websupport.htm

 
15cm 리본 케이블.

프로그래밍 지난 주에 일한 한 번만 내가 문제가 없었다.새로 설치한 ISE8.1 어제, 그건 그때 일을 모두에서

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top