설계"이런식으로

[bansalr]

문제는 내가 직면 오전 FPGA를 하느냐 파일입니다 자일링스의 FPGA 스파르탄의 특정 배치 - 3에 대한 작업과 일부 배치에서 이상한 behaviuors 보여주고있습니다.

이상한 기분 점프 카운터 안쪽을 보면 갑자기 무작위.타이밍이 보고서는 주어진 경로에 대한 확인을 누릅니다.

여기에 무슨 통해 UR이 있을까요?

 

[Guest]

[No message]

 

[abhikohli]

만약 그 이상한 장치가 작동하지, 그것의 경우 해당 장치의 일부가 손상 될 수있습니다.

 

[bansalr]

답장을 보내주셔서 감사합니다.사실은 그것을 작동 내가 자일링스, 한국 P & 인민 실행
2.그것은 보드와 동일한 배치하는 데 몇 군데에서 같은 행동을 보여주는 FPGA의.

또한 장치가 어떻게이 문제를 증명?

 

[abhikohli]

자사의 FPGA의 경우에는 부부와 동일한 동작을 보여주는, 그때의 모든 결함이있는 장치가있을 수 없다고 생각한다.(여기서 우리가 키트에 대해서가 아니라 특정 디자인 보드 / 프로토는 / dev 보드를 이야기해야합니다. 만약 자사의 특정 디자인 보드 있는지 충분히 보드 제조 업체에 easypath 장치를 사용하지 않는 경우)이

"사실은 내가 자일링스, 한국 P & 인민을 실행"작품

무슨 다른 한국 P & 연구 도구를 사용하면 어떤 경우는 작동하지 않는 사용하고 있습니까??
만약 자일링스 디자인 / 장치에 관련된 모든 에라타입니다 또한 체크해봐.
나도 장치에 결함이 증명하는 것 같아 조금 어렵습니다.그 디자인을 반복 장치에 실패 및 기타 (건강에 전달) 장치와 게이트 레벨 Netlist 있는지 확인합니다.
다른 지연 게이트 레벨 시뮬레이션을 사용해보십시오 (최소 / 최대 / 일반).
귀하의 도구에 대한 최신 패치를 적용합니다.

 

[Guest]

난 당신의 일부가 손상 spatan 보드라고 생각합니다.만약 당신이 이세 귀하의 layouted 디자인 simulat 수있다면, 일부 보드에 문제라고 생각합니다.

 

[bansalr]

답변 주셔서 감사합니다.

이 쿼리를 정의 보드 설계에 관련이있습니다.이게 쉬운 경로를 장치가 무엇입니까?

내가 repeatedlly ISE 사용하고있습니다.타이밍 만날 Xplorer 옵션을 사용 및 일부 작동을위한 몇 가지 동일한 타이밍 doen't 점수가 파일을 빌드합니다.

 

[abhikohli]

Easypath 장치의 일부가 제대로 그리 결함이 이러한 고정 netlists에서 제외되는 1 개 또는 2 주어진 netlists 작업을 확인합니다 (2nds??) 장치 편이있습니다.다른 Netlist 고장의 원인을 가능성이 높습니다.하는 시스템에 새로운 디자인이 필요하지 비용을 낮추 사용됩니다.