설계"왜

E

electronics_sky

Guest
안녕하세요,

내가 접혀 사용하여 구성함으로써 cascode 증폭기 설계를 완료했다.내가 접혀 cascode에 대한 공급 전압 0.6V에 관한 발견하지만은 1.8V의 공급 전압에서 할 때 필요합니다 cascode 구성을 사용하여 동일한 앰프.

수있는 사람에 대해 얘기

1.접힌 cascode 왜 필요 cascode 구성이 낮을수록 공급 전압 얼마죠?

2.무엇 접혀 cascode 및 cascode 구성을위한 최소 공급 전압을인가?최소 전압이 어떻게 계산?

3.이미 NMOS 선택의 모든 장점 PMOS 또는 PMOS - 접혀 cascode의 NMOS 구성 있습니까?

4.가요 PMOS 넣어 두 번째 단계에서 더 적은 소음을하거나 다른 장점을 기여하는가?

감사합니다
파랑

 
안녕
1 - 없기 때문에 꼬리가있다
2 - 많은 건 아니지만 따라 달라집니다
기분이 안 좋으 잠수함에서 귀하의 트랜지스터를 작동 임계값
3 - 네,하지만 그것 onmany 물건에 따라
소음, cmfb, 다음 단계
4 - 만약 첫 번째 단계, 큰 이득이 소음에 대해 걱정하지 마십시오.

안부

 
만약 이론 포화 영역에서 이러한 앰프를 작동, 접혀 cascode 증폭기의 최소 공급 전압 ((4 * Vds, 토 분), (Vgs Vds)) 앉아서이며, 그 망원경으로 앰프 분 ((5 *입니다 Vds), (Vgs Vds)) SAT는 SAT.하지만, 이득 및 출력 스윙, 실제 공급 전압을 고려 큽니다

 
gingerjiang 썼습니다 :

but considering the gain and output swing, the actual supply voltage is larger
만약 이론 포화 영역에서 이러한 앰프를 작동, 접혀 cascode 증폭기의 최소 공급 전압 ((4 * Vds, 토 분), (Vgs Vds)) 앉아서이며, 그 망원경으로 앰프 분 ((5 *입니다 Vds), (Vgs Vds)) SAT는 SAT.
있지만 이득 및 출력 스윙, 실제 공급 전압을 고려 큽니다
 
아, 미안, ((4 * Vds, 토), (Vgs Vds)) 앉아서 최대 ((5 * Vds, 토), 맥스해야합니다 (Vgs Vds, 토))
난, 포화 영역에서 작동 트랜지스터 가정 그리고 또한 미러링 MOS 및 다이오드를 포함 바이어스 회로 MOS 연결을 고려, 공급 전압이 회로가 잘 작동하도록해야합니다

 
gingerjiang 썼습니다 :

and max{(5*Vds,sat),(Vgs Vds,sat)}
아, 미안, ((4 * Vds, 토), (Vgs Vds)) 앉아서
최대 ((5 * Vds, 토), 맥스해야합니다
(Vgs Vds, 토))

난, 포화 영역에서 작동 트랜지스터 가정 그리고 또한 미러링 MOS 및 다이오드를 포함 바이어스 회로 MOS 연결을 고려, 공급 전압이 회로가 잘 작동하도록해야합니다
 
맥스 ((4 * Vds), (Vgs Vds)) SAT는 SAT, 그것을 더 큰 가치를 말한다, 예를 들면, (Vgs Vds) = 0.58V 토보다 4 * Vds, 큰 = 0.2 토 승, 그래서 그것을 (Vgs Vds), 0.58V 앉았.
망원경 앰프, 귀하의 상황에 대한 결과는 동일합니다

 
안녕하세요 Gingerjiang,

당신은, (Vgs Vds)) 토 어떻게 토) ((4 * Vds의 표현을 얻을에 대한 몇 가지 설명을 제공할 수 있습니까?

 
4 개의 트랜지스터 스택 함께 접혀 cascode 증폭기의 출력 스테이지에 공급합니다 4 * Vds 필요로 그들을 위해 정상적으로 작동 sat.바이어스 회로를 미러링 MOS와 다이오드의 connceted MOS 구성을 고려하여, 공급이 필요 Vds입니다 토 Vgs.두 가지 가치를, 그래서 우리는 전체 회로는 잘 작동을위한 최대의 가치를 가지고있을 수있습니다 같지 않다

 
참고로, 내 접혀 cascode 그냥 간단하게 접혀 cascode 하나 diod 연결된 NMOS NMOS와 (입력) 및 PMOS (출력)의 NMOS 입력 바이어스 전압 공급으로 구성됩니다.그러므로 나는 맥스 ((1 * Vds, 토), (Vgs Vds)) 앉아 표현을 변경해야합니까?

입력 NMOS에 대한 시뮬레이션에서, 내 Vgs = 0.54V와 Vds = 0.04V sat.Vgs 걸만한 가치가있다 그래서 내 최대 공급 전압 않습니다 Vds = 0.54 0.04 = 0.58V 바라니?

덕분에 다시 ...

 
그래, 맞아 you'r

어쩌면 당신 회로 저도 그렇게 생각부터 다릅니다.귀하의 회로를 업로드할 수 있습니까?

 
안녕하세요, 난 내 배선도가 붙어있다.제발 친절하게 조언을하는 방법의 최대 공급 전압을 계산합니다.왜냐하면 난 VDD = 0.6V,하지만 그 뒤에 이유는 그것을 알아낼 수 없다 얻을.

감사합니다.
electronics_sky에 의해 2007년 3월 18일 16시 49분;의 시간 1 편집한에 편집한 마지막 총

 
실제로, 당신 회로 저도 그렇게 생각부터 다릅니다.이 회로의 RF 관련이 있어요?난 이런 종류의 회로, 미안 익숙하지 않아요.
앞으로 다른 사람의 회신을 기다리겠습니다

 
그것은 LNA가 개략도이다.하지만 난 공급 전압을 계산하는 방법은 다른 아날로그 회로와 같은 것이라고 생각합니다.

 
cascode했다 트랜지스터, 그래서 작업에 대한 더 많은 전압이 필요 하나 .. anoother 이상의 스택

 

Welcome to EDABoard.com

Sponsor

Back
Top