설계"에

안녕

종이에 존재합니다
http://www.designers-guide.org/Analysis/PLLnoise jitter.pdf

당신이 신문에 대해 아무 것도 있었나요?

 
불이 론적 썼습니다 :

안녕종이에 존재합니다

h ** P는 : / / www.designers-guide.org/Analysis/PLLnoise jitter.pdf당신이 신문에 대해 아무 것도 있었나요?
 
lunren 썼습니다 :

우리는 시뮬레이션을 누르 컨버전스 그냥 마우스 오른쪽 나는 이길 주파수 값을 설정해야합니까?
 
안녕하세요, 불이 론적,
왜냐하면이 나를위한 PSS에 사용하는 것은 이번이 처음이다 회로의 시뮬레이션.설치하는 방법을 누르 시뮬레이션을 제외하고, 또한 예를 들어, 어떻게 PSS에, 그래 그건 정말 큰 질문 : 디 작품을 몇 가지 질문을 해서요
BTW, 너는 켄 신문 "위상 잡음와 PLL의 지터 주파수 합성기 예측을 기반으로 읽었거든요?

 
고마워요, 불이 론적.

마찬가지로 지금까지 이해, 우리 누르 시뮬레이션 컨버전스 단지에 대한 승리 주파수 값을 설정해야 맞지?

 
안녕하세요, 답장을 보내주셔서 감사합니다

만약 회로지만, 주기적으로 입력 주파수를 갖고 또는 오실레이터 VCO를 이길 방법도 주파수를 설정하는 회로에 포함되어있습니다.

안부 인사,

Lunren

 
그러한 목표는 당신이 그 기간에있는 모든 소스의 사이클의 정수가 이길 기간을 설정하는 것입니다.

만약 당신이 설치 프로그램에서 2MHz의와 5MHz 가지고 예를 들어, 당신은 이길 주파수를 설정할 수있습니다.= 1MHz의
만약 당신이 설치 프로그램에서 2.5MHz와 5MHz 있으면 이길 주파수를 설정할 수있습니다.= 2.5MHz

그것은 현명하게 시뮬레이션 () 그렇기 때문에 당신이 괜찮은 얻을 운전 주파수를 선택할 수 좋을 줘야해 (읽기 - 이길 frequqncy이 너무 작아서 안) 값.

또한,이 때 편리하게 PSS에의 승리가 필요 frequqncy 와서 qpss처럼 분석하는 중에 아주 작은 온다.
보기 http://adsi.ee.ntu.edu.tw/rfdoc5/spectreRF/chap1.html # 1036770

 
안녕

1) ckt.다음 운전 신호를 주기적으로해야합니다 정기적인 행동을하는 데 VCO는 (또는 발진기) 및되지 않습니다.그 근본을 이길 주파수를 설정합니다.
또한, 만약 당신이 안정된 상태를 안정적으로 출력을 측정하고자합니다 (말할 단계는 응답 opamp의 최종 정착 값), 나는 당신이 이길 주파수를 줄 수있을 것 같아요.만약 그 당시에 컨버전스 probelms하는 데있어 귀하의 설정에서 더미 클럭 소스를 넣어보십시오.

2)별로 preicse이 필요합니다.하지만 시뮬레이션 그렇지 않으면 문제가있는 겁니다 융합의 초기 조건을주지 않습니다.최고의 옵션은 첫 번째 변이를 수행하고있다 다음을 누르 않습니다.

3) 응용 프로그램을 참조하십시오.맥심에서 메모 기간은 지터를 전환에 대한 위상 잡음 : http://www.maxim-ic.com/appnotes.cfm/appnote_number/3359
이 계산기를 사용하여 구현합니다.

 
L

lunren

Guest
친애하는 모든

1) PSS에 시뮬레이션에서 무엇을 이길 주파수의 정확한 의미는.만약 회로 VCO가있어, 내가 이길 freqency VCO를 진동 freqency에 동등하게 설정해야합니다.하지만 만약 회로 VCO를, 어떻게 이길 주파수의 값을 설정하지 무엇입니까?
2) VCO를, 아주 정확한 값은 필요하지 않으면 이길 주파수를 누르 시뮬레이션에서는?
3) 종지 방법 에이드에서 지터를 위상 잡음으로 변환?

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top