설계"에

[ICX]

첨부 파일로서,
회로는 미러링됩니다 안정 현재 ID를 생성하는 피드백을 사용합니다. 그리고 저항을 통해 ADC의 기준 전압에 사용되는 ID가 미러를 확인할 수있습니다.

내가 접혀 일반적인 사용 cascode opamp razavi의 책 회로처럼.

내 질문이있습니다
(1)하는 방법이 회로의 안정성을 시뮬레이션할?
난 이런 짓을 :
먼저, 주어진 Vinn = 1.23v, 실행합니다. 찍기 분석 및 = 1.232v (예를 들면, 여기 VD 평방 미터의 드레인 전압 VD 전압을 얻을)
둘째로, 평방 미터의 하수구에서, 그리고 회로 열려

Vinn 여관 0 1.23
Vinp INP 0 1.232 맥 1.0
. 찍기
. 맥 12월 10일 1 10g는
. 프로브 vdb (아웃) 부사장 (아웃)

여기서 나가 평방 미터의 배수이다.

이것이 사실인가요?

(2)를 실행합니다. 상기와 같은 맥 (아웃) vdb의 음모를 얻을 부사장 (아웃)
그리고 부사장 (밖으로)는 180도 정도에서 넘어진다.
때 (아웃) = 0 vdb 그래서 뭐 부사장은이 회로의 안정을 (를)해야하는가?60 ° 큰?

(3) 사이에 존재 커패시터를 추가 VDD 및 Vb1,하지만 순서 (아웃) 부사장은 계속 커패시터는 매우 크므로되어야합니다 "60 ° 때 vdb (아웃) = 0.거기에 다른 방법 있나요? 존재하는 경우 콘덴서가 너무 큰 경우, 너무 많은 영역을 사용하는 것이다.

고마워요!

 

[Guest]

미안하지만, 당신이 첨부 파일을 보려면 로그인이 필요합니다

 

[Karthikeya]

1) 그것이 정확하지만 당신은 또한 당신이 두 번 시뮬레이션을 피할 수있는 대형 RC 회로의 의견을 hving에 의해 할 수있습니다.

2) 만약 당신이 여백 단계 때 '부사장은 말했다 언급하는지도 몰랐어요 (아웃)'... 좋은 반응 단계에 대한 기준을 오후입니다 "60 deg.

3) U 음모 징조와 접혀 cascode되므로 배선이 ppl 귀하의 문제를 극복하는 방법을 제안할 수있습니다 업로드할 수 있습니까?
정말 조심해야 Vb1와 Vdd에 걸쳐 뚜껑을 추가하여 PSRR이 저하될 것입니다.