설계"에

[Guest]

내가 등록 5 패 플립 만든 슬리퍼 4 전체 Adders 그것을 위로했다.이 등록은 무엇입니까 그것을 0에서 시작하여 가치를 보낼있다 플립 퍼 최대 adder에 한번 값을 다른 값으로 결과를 등록뿐만 아니라 다시 먹이되고있는 다른 회로에서 오는 추가되어 저장되지 않습니다 전송이 표시됩니다.(그것은 카운터와 같은 작품이 제로에서 31 건의 4,2,1의 옵션 incerements와없는 경우 옵션이 선택되어 계산되지 않습니다).내가 자일링스는 마이크로 컨트롤러를 사용하고 난 회로를 논리 게이트와 플립을 사용하여 그릴 필요가 전용 (전 사전 도구 또는 코드 설계를 사용할 수없습니다) 슬리퍼

우선 모든 디자인은 목적을 위해 올바른 무엇입니까?

둘째, 내가 어떻게 처음 시작할 때 계산 플립 - 퍼 재설정합니까의 (그래서 그 등록 값은 0 0 0 0 0 0 0 개수의 시작)?

 

[bpu]

만약 당신이 시간을 때, 증가 옵션을 선택하지 않으면에서 등록을 취소하려면 취소를 사용하여 동기화가 필요

코드 :프로세스

시작

만약 (rising_edge (CLK)) 다음

만약 (증감 = 0) 다음

등록 "= 0;

그 밖의

등록 "= 등록할 증가;

최종면;

최종면;

최종 처리;

 

[Guest]

아니, 난 아무도 없을 때 등록이 취소 옵션을 선택하지 않아도됩니다.나는 전원 보드 그래서 그것 제로에서 계산 (예 : 어떤 사전되지 않습니다 - 시작됩니다 연결되어있는대로 분명히 모든 플립 - 퍼의 가치에 저장된 필요합니다) 그리고 난 사용할 수없습니다 아무것도 논리 게이트와 플립 퍼 이외 이렇게.올린날짜 5 시간 42 분 후 :다른 사람이 어떤 생각을 갖고있어?

 

[nand_gates]

난 당신이 ........... 무엇을 찾고있는 것
리셋 카운터를 사용하여 전원을 0으로 초기화합니다!

코드 :

모듈 개수 (CLK, rst_n, 셀프, 소음, dout);

입력 CLK, rst_n;

입력 [3시] 셀프;

입력 [3시] 울리다;

출력 [4시] dout;

] dout_nx [4시 reg;

(posedge CLK 또는 negedge rst_n)은 항상 @

(! rst_n 경우)

dout "= 0;

그 밖의

dout "= dout_nx;] data2add [3시 reg;

항상 @ (/ * 그대로 * / 소음이나 dout 또는 셀프) 시작

data2add = 0;

케이스 (셀프)

1 : data2add = 1; / / 1 inc

2 : data2add = 2; / / 2 inc

3 : data2add = 4; / / 4에 의해 inc

4 : data2add = 울리다;

endcase / / 케이스 (셀프)

dout_nx = dout [3시] data2add;

끝

endmodule / / 카운트

 

[Guest]

[No message]

 

[echo47]

자일링스는 마이크로 컨트롤러?어쩌면 당신 뜻 FPGA 또는 CPLD의.

중고 설계 도구 또는 코드를 사용하면 안될까요?어떤 디자인 항목에 대한 사용하고 있습니까?회로도 전용 게이트와 플립 - 퍼를 사용하여 캡처?

만약 당신이 다음 전원에게 슬리퍼를 초기화하는 방법이 없다는 전용 * 빌 게이츠와 전통 비치 샌들 * 사용하고있습니다.당신은 추가로 리셋 입력, 또는 FPGA의 활용 / CPLD의 기능은 스타트업 동안 슬리퍼 초기화가 필요 해요.

그는 당신이 배운와 연필 방법, 어떤 종이를 사용하여 슬리퍼 및 게이트를 사용하여 다음 순차 논리 설계 도구로 자일링스의 설계도를 캡처 또는 HDL을, 중 프로젝트가 필요합니다 사용하여 설계를 입력할 필요가 들리는 군.