설계"어떻게

[EDA_hg81]

나도 같은 방식으로 디지털 회로의 신호를 아날로그 회로 신호의 임피던스 일치 추적 추적을 사용하는 사용해야합니까?

아날로그 회로 신호의 임피던스를 추적하실 수 PCB 레이아웃에 의해 조정된 수 있습니까?

우리 총액 및 저항기 (등) 임피던스의 구성 요소를 종료 값을 빈도를 기준으로 결정하는 쉬운 방법이 있나요?<img src="http://www.edaboard.com/images/smiles/icon_question.gif" alt="질문" border="0" /><img src="http://www.edaboard.com/images/smiles/icon_cry.gif" alt="우는 또는 아주 슬픈" border="0" /><img src="http://www.edaboard.com/images/smiles/icon_neutral.gif" alt="중립" border="0" />

 

[Guest]

[No message]

 

[fvm]

당신은 임피던스는 50 또는 100 MHz의 이상 bandwiths와 아날로그 신호 트레이스의 일치에 대해 걱정해야합니다.이 귀하의 응용 프로그램이 있나요?

고속 아날로그 들어, 임피던스는 기본적으로 동일한 기술을 적용한 디지털위한 일치하지만, 요구 사항 ussually 훨씬 엄격한하는 의도 아날로그 해상도에 따라 다릅니다.

나는 그러나, 어떻게 커패시터 실제 전송 회선 임피던스를 종료하는 데 사용될 수 있는지하지 않습니다.

 

[EDA_hg81]

당신 말이 맞아요; 내 응용 프로그램에 대해 60MHz입니다.

이것 좀 봐, 모자 및 종료에 대한 저항을 사용할 수있습니다.

아날로그 해지 요구 사항에 대한 모든 참조를 가지고 있나요?

만약 해지 구현할 수있다 나는 결정을위한 상승 시간을 확인할까요?

감사합니다.
미안하지만, 당신이 첨부 파일을 보려면 로그인이 필요합니다

 

[dick_freebird]

난, 100 오옴 다리가 엄격 해지는 47p 생각하지 않습니다.
코너 주파수, 이쁘고, 귀하의 근본보다 높은 경우
그래서 종단 임피던스는 아직 주파수에 의존
그리고 좋은 건 아니에요.난 아마 더 많은 것 같아요
시도 가장자리에 고조파, 짧은 선 반사 또는 누군가를 죽이고 말
그건 일종의.그것은 나에게 어쩌면 모자처럼 보이는 / 방패 콤보입니다
공명이나, 그리고 RC 후 정점을 생성하려고 시도
스크럽 좀 더 높은 주파수의 해제 "모드"합니다.아니면 뭔가.