설계"어떻게

[brightblade]

안녕하세요 다시 ....
여기 내 문제가 온다.내가 PCI 카드에 FPGA 및 PROMs있습니다.난 그들의 JTAG를 사용하는 프로그램입니다.그들은 동일하지만, TMS는 tck 및 TDI 등 다양한 입력을 사용합니다.어떻게하면 장치 보드 사용 안함 명령을 줄 수있습니다.그럼 그 때 tck unprogrammed 유지 장치가 온다.아무도 나에게는 TDI와 TMS는 입력 순서에 대한 얘기???도와 주셔서 감사합니다 ...
비록 tck 시계 온다 (전 Vdd (logic1)에는 TDI와 TMS는 입력 장치에 연결할 생각하게 unprogrammed있어. 맞죠??)

 

[Guest]

[No message]

 

[semiconductorman]

만약 당신이 5 tck에 대한 TMS는 높은 잡아 continoulsy는 "TEST_RESET"상태로 와서 당신과 당신의 TDI 등 뭘해도 상관하지 않는 시계.
사용 안함 모드에 대해서.만약 당신이 무엇을 필요로 알려 줄 것입니다 귀하의 설명서를 보는 명령 등록 모드를 무시하고 갈 활용할 수 있도록 스캔됩니다.
statemachine 설명하면 이해가 끝나고 다시 또 특정 검색어와 메일을 IEEE 표준에 주어진 최대보세요

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="미소" border="0" />

 

[brightblade]

BYPASS 및 리셋 날 거의이 시점에서 동일합니다.왜냐하면 둘 다 내 파티 unprogrammed 유지됩니다.도와 주셔서 감사합니다.또한 사용 안함 모드 명령어 고개를 들어 보니 그냥 애들 둘 다 입력에서 이동하는 것보다 복잡하다고 생각 ...

<img src="http://www.edaboard.com/images/smiles/icon_biggrin.gif" alt="아주 행복한" border="0" />

도와 줘서 고마워, 어쨌든추가 56 분 후 :여기에 또 다른 질문입니다 ...그건 바보 같은 하나 : D 조 수있습니다
내 기판에 자일링스의 JTAG PROMs의 체인입니다.내가 가능한 JTAG를 통해이 프로그램에 갈거야.내가 tck는 TDI TMS는 및 입력이 제대로 줄 것입니다.하지만 내가 어떻게 구성이 성공적으로 경쟁 알 것입니다.거기에 어떤 PROMs 아이디어 (아마도) TDO 성공적인 프로그래밍을 나타내는 게 있나요.
(나 같으면 핀 FPGA를 위해 최선을 다하겠 같은 상황에서 예를 들어, 1 이루어지며 그때 그 구성을 성공적으로 이해할 수있습니다.하지만 파티의 경우에는 아무 이루어지며 핀입니다.)

 

[semiconductorman]

안돼!

<img src="http://www.edaboard.com/images/smiles/icon_sad.gif" alt="슬픈" border="0" />

가능한 JTAG 단지 5 핀 인터페이스 (trst, TDI 등, TMS는, tdo, tck)입니다.당신은 아무것도 오지 않는 것입니다!만약 당신이 어디이게 내가 무엇을 할 것이다.스캔을 두 번 (전체 벡터하지 조금씩) 전송하려는 데이터가있습니다.날 예제로 설명 해보자, 내가 8'b01011011 scanin 싶은합시다.첫 번째 구성 명령을 등록할 권리 스캔 체인을 선택할 수있습니다.다음 scanin 8'b01011011, 이제 값을 등록 스캔 작성된 것입니다.만약 당신이 만약 데이터가 제대로 scanin 8'b01011011 다음 서면을 반복할 수 있는지 싶습니다.어떤 TDO의 패턴 same8'b01011011되어야 나오는 참조 (데이터가 먼저) 스캔했다.하지만 나는 당신이 왜 그런 훈련은 매번 어떻게 될지하지 않습니다.5 월 당신은 귀하의 scanin 및 scanout 절차를 한번 누른 다음이 훈련은 더 이상하지 않으면 설치가 제대로되어 있는지 확인하려면 몇 번 할 수있는 가장있을거야.희망이 도움이

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="미소" border="0" />