설계"시나리오

[thiagu_comp]

안녕,
이보기의 전기적 동작 지점에서 질문입니다.어떤 때는 FPGA의 2 출력 핀에되면 단기 complementory 논리를 운전 일어날 것인가?그 2 핀 LVCMOS 고려하자.하나는 운전 로직 및 기타 로직 낮은순.전원처럼인가 - 그곳에를 제외하고 경로의 CMOS의 트랜지스터를 통과하는 짧은없습니다로드, GND로?거기에 보호 회로의 FPGA (자일링스)에서 사용할 수 있습니까?나는 거기에 자일링스 Spartan3E의 IOB 아키텍처의 일부의 ESD 다이오드입니다 참조하십시오.이 모든 도움이 조건으로 상세 동안 수 있을까요?

 

[Guest]

[No message]

 

[farhada]

안녕,
내 개인적인 경험 FPGA의 출력 드라이버의 대부분을 매우 경직되어 참을만큼 그들은 동일한 표준에 누전이,하지만 만약 당신 핀이 서로 다른 기준을 가지고있다, 그것을 하나의 출력 드라이버가 손상될 수있습니다 높은 운전을하는 경우 현재 핀의 최대 등급을 초과합니다.

환호,
/ 여보