설계"시계의

[cafukarfoo]

안녕 모두,

사람이 얼마나 클럭의 수를 확인 / 공유할 수 글로벌 라인 자일링스는 ISE 소프트웨어를 사용하고 계십니까?

내가 pinout 보고서를 찾고 있는데요.나는 거기에 어떤 이름으로 명명된 핀있다는 걸 * GCLK *와 * CHCLK *.이 시계 / 글로벌 라인 핀인가요?

감사합니다.

 

[palai_santosh]

당신이 정확하게 무엇을 찾고있는 말씀해 주시겠습니까?
자일링스의 FPGA가 내부의 글로벌 라우팅 라인.
확실히 핀 ()의 FPGA에 xtal 시계는 연결할 최선을 다하고있습니다.당신은 그 FPGA를 편집기에서 볼 수있습니다.만약 당신이 사용하는 ISE11 PlanAhead 후 사용할 수있습니다.

 

[cafukarfoo]

안녕하세요 Palai,

나는 시계를 위해 최선을 다하고있습니다 핀 / 글로벌 라인 찾고 있는데요.

왜냐하면 외부 클럭으로 사용하고있습니다.그래서 나도 한번 해보고 싶어요 핀 오른쪽에 시계를 지정하십시오.

내가 pinout 보고서를 찾고 있는데요.나는 거기에 어떤 이름으로 명명된 핀있다는 걸 * GCLK *와 * CHCLK *.이 시계 / 글로벌 라인 핀인가요?

감사합니다.

 

[palai_santosh]

GCLK 핀이 단일 및 차동 모드로 끝난 당신의 FPGA를 사용하여 이러한 핀을 외부 클럭 신호를 먹을 수 "글로벌 클럭 핀"입니다.예.자일링스 ML555 보드에서 30 MHz의 클럭 입력 GCLK 핀 (L19)에 사용됩니다.
일단 클럭 신호 FPGA를 사용하면 BUFG 수 및 DCM에게 패스를 누른 다음 디자인 내부입니다.

 

[cafukarfoo]

안녕하세요 Palai,

예를 들어 당신이 주어진 언급함으로써,
왜 그것을 직접 DCM 대신 GCLK 핀 할당할 수 있습니까?

만약 내가 BUFG을 통해, 내가 어떻게 할 수있는 갈 필요 자일링스가?

감사합니다.

예.자일링스 ML555 보드에서 30 MHz의 클럭 입력 GCLK 핀 (L19)에 사용됩니다.
일단 클럭 신호 FPGA를 사용하면 BUFG 수 및 DCM에게 패스를 누른 다음 디자인 내부입니다.

 

[Guest]

[No message]

 

[palai_santosh]

왜 그것을 직접 DCM 대신 GCLK 핀 할당할 수 있습니까?
당신은 직접 연결할 수있습니다.하지만 당신은 DCM 원시 코드에서 그는 핀 connectt instanciate해야 할 일.다른 한편으로 만약 당신이 그것에 IBUFG의 인스턴스를 만듭니다 아키텍처 요술 사용하여 GCLK 핀 DCM CLK 입력 포트 사이.
어쨌든 자일링스 BUFG를 사용하는 것이 좋습니다.
우리 모두가 원하는 클럭 신호 사실 청소해야하고 안정적이고 많은 운전이 가능해야합니다.

만약 내가 BUFG을 통해, 내가 어떻게 할 수있는 갈 필요 자일링스가?
마찬가지로 나는 이전에 언급했다.그냥 coregen 자일링스 FPGA를 사용하여 기능 및 디자인을 누른 시계에있어, 당신은 스파르타를 사용하는 장치를 선택 / 버텍스.다음 적절한 DCM 선택 / PLL은.