설계"시간

[Guest]

안녕 모두,

내가 그 시간을 위반했을 때 잠깐 만요 이해가 활성화된 데이터가 너무 짧은 가장자리 후 유지가 생긴다면 ...

하지만 무엇에 대한 데이터는 2 클럭 사이클에 대한 유지 말하지만, 그것을 2 활성 가장자리에이 가만히 시간 위반을 고려하지 폭포!??

그래, 그렇다면 내가 어떻게이 (마이크로 컨트롤러) 외장 모듈이 제공되지 않습니다에서이 데이터 신호를 잡고 시간을 위반 해결할 수있는 FPGA 디자인 시계,하지만 모두가 같은 클럭 주파수 (최고 50MHz)를 동기화합니다.

답변 및 조언을 주셔서 감사합니다.

안부,

 

[it_boy]

만약 당신이 자일링스의 FPGA를 사용하는 경우, 당신은 보류 시간 요구 사항을 충족 IOBs의 입력 신호에 지연을 추가할 수있습니다.

 

[brmadhukar]

시간이 멈춰 위반 발생할 수있습니다.
이걸 넣어 synchronizers을 피하려면.

 

[r_e_m_y]

안녕,

보류 (또는 설정에 문제가) 시간을 위반하여 플립 플롭 Mayu의 출력이 예상 가치에있을 수없습니다.그래서 당신 잘못이 출력을 고려해야한다.
귀하의 입력 신호 2 클럭 사이클에 대한, 그리고 남는 경우 입력하면 변경 사항 (칩 선택 신호가 함께있을 수있다 알 수있는 당신이 첫 번째 시계를 단 후 플립 플롭의 출력을 사용할 수 ...), 그리고 무시하는 경우에 대한 두 번째.
이 데이터를 검증 시스템에 대한 작은 상태로 기계를 빌드합니다.

내가 도와 줄게이되기를 바랍니다.<img src="http://www.edaboard.com/images/smiles/icon_wink.gif" alt="윙크" border="0" />

 

[Guest]

안녕 모두,

답장을 보내주셔서 매우 감사합니다 .. 감사합니다

내가 FPGA와 숨어 @ (를) rtus 2 v2.2, 당신을 기쁘게 할 수 말해 내가 어떻게 입력 포트에서 개최 시간 violatatin 수정해야합니다 알터 사용하고있습니다.둘째, 어떻게 외부 모듈과 외부 클럭으로의 FPGA하지 않을되기 때문에 동기화할 수있어!!?

안부,

 

[it_boy]

외부 클럭과 내부 클럭과 동일한 주파수 (최고 50MHz)에서 모두 운영 및 데이터 2 시계, 운영하는 가장 좋은 방법은 버스에 유지됩니다 당신을 안고있는 경우 시간을 보내고있습니다 첫 번째 클록 사이클에 대한 데이터를 래치입니다 r_e_m_y의 게시물로서 문제.

몰라, @ 어떤 경우에는 그것을 잡고 시간이없는 기간 IOBs 그것 않는 경우, 지연 데이터 버스 ltera을 지원합니다.

 

[dll_embed]

만약 내가 올바르게 비동기 FIFO를 어쩌면 더 나은 선택의 여지가 귀하의 질문을 이해합니다.만약 당신이 샘플 신호가 다른 시계에 의해 생성된 50M 50M 시계를 사용하면 높은 기회가 데이터를 잃게했다.

안부

 

[Guest]

[No message]

 

[Guest]

안녕 모두,

뭐 지금은 외부 모듈의 데이터를 단 1주기를 유지하는 이미 메타 피하기 위해 어떤 방법을 FPGA를 등록 안정인가??

안부,
항상 (을) 똑똑

 

[AXE]

하나의 레지스터에 추가

 

[VladZ]

by Clifford E. Cummings.

디자인 멀티 합성 및 스크립팅 기술
참조 - 비동기 클럭 디자인
클리포드의 E. 커밍스에 의해했다.이 논문 다운로드 [홈페이지] http://www.sunburst-design.com/papers/ [/ URL에]에서 사용할 수있습니다
그는 explanes "metastability"및 "synchronizers"

최고의 reards
vladz

 

[Guest]

귀하의 질문에 대한 답변 클럭 소스를 데이터 소스 및 데이터 사용 목적에 따라 달라집니다 :
만약 동일한 클럭 사이에 지연 시간이다 - 당신을 재생하려고 할 수있습니다 (저는 자일링스 FPGA와) 클럭 드에 대한 피드백을 업무 왜곡 내부 PLL에 추가 / (이 지연 보상 IOB 지연 제거 방법은, 기판 설계를 시계 이러한 지연을 피하기 위해 라우팅)을해야합니다
만약 그 두 최고 50MHz 클럭 생성됩니다 - 독립적으로 비동기 클럭 소스로서 (Cumming 종이들 실제 동기화 할 수있는 그들을 대하는 확실히 최고의 소스가 위장이)
만약 당신이 수있는 간단한 플롭 대신, 대상 측면에 대한 첫 번째 클럭 에지, 데이터가 안정 샘플링에만 한정, 그 과정이 해결하는 가장 간단한 방법입니다.