설계"설정

[samuel_john]

안녕하세요 모두들 ./...

아주 기본적인 질문을 가지고 왔을 때 ....

왜 ..... FF로 설치 시간을 사용해야합니다 .... 만약 우리가 그것을 또는 좁은 펄스를 물고 물고 발생 ,.,,,, 마스터 슬레이브 될 FF로 고려

그래서 설치 시간을 필요로 래치를 할 ... 뭔가 Transitor 게이트 수준 매개 변수 또는 매개 변수에 관련되어 ...

좋은 링크도 도움이 될 것이라고 ....

또한 만약 내가 어디 그것을 찾을 수있습니다 ... 즉, 내가 찾고 싶은 .... 방법을 FF로, LUT, Mux, tristate 버퍼 .....입니다 FPGA의 Transitor 수준의 아키텍처를 공부하고 싶어의 CMOS를 사용하여 구현 ... . Plz 내 링크를 몇 가지 제안

감사합니다

 

[samuel_john]

난 내 질문을 변경할 것이라고 ...

왜 setuptime입니다 래치에 필요한 holdtime / FF로.

 

[tlp71@hotmail.com]

귀하의 하드웨어에 따라.
데이터 시트 당신이이 정보를 찾을 수 관련 연구 장치.
안녕.
G.

 

[huster]

왜냐하면 모든 반도체 소자 지연.

 

[samuel_john]

답장을 보내주셔서 감사합니다 ...

만약 모든 반도체 소자 ... 그때도 연기하고있다 ....그리고 게이트, 또는 게이트 ....도 ..... 그럼 설치 시간을 보내 그 이유를 단지 빨리 감기 및 래치를 설치하는 데 시간이 ....

rajkumar

 

[Guest]

[No message]

 

[zape]

고전적인 디자인의 CMOS 볼 패 FF로 두 가지로 구성되어있습니다 시점에서 다른 가장자리에있는 클럭 래치.예를 들어, 상승 에지 FF로 첫 래치에 의해 (마스터라는 래치) 그 때 낮은 클럭으로 구성되어있습니다 두번째 (슬레이브 래치 래치)에 자사의 출력을 FF로 이전의 가치입니다 mantaining 입력 데이터를 전파합니다.상승 에지 때 출력을 노예로 업데이 트됩니다 온다 래치.이 경우 설치 시간이 2 개의 입력을 인버터 (마스터의 최대 지연 시간 래치)는 클럭 상승 에지 이전.첨부 파일을 찾을하시기 바랍니다.

희망은 그것을 명확히.
미안하지만, 당신이 첨부 파일을 보려면 로그인이 필요합니다