설계"사이클

[raka200]

안녕하세요 모두들!
내가 자일링스 appnote, XAPP617을 찾고 있어요.

그 자신에게 매우 의문입니다 몇 라인이다 :
REC_CLK 및 NREC_CLK 두 개의 클럭 DCM에 의해 180 ° 위상 변화와 함께 생성됩니다.
코드 :- 첫 번째 캡처 잠재적인 비트 데이터, metastability 제거를 두 번 샘플링

프로세스 (NREC_CLK, XRESET)

에 BEGIN

(XRESET = '0 ')가있다면

FQ "= (다른 분들에게도 ="'0 ');

rising_edge (NREC_CLK) ELSIF 그때

FQ "= DF;

면 끝;

프로세스 끝내기;- 상승 에지 클럭 도메인을 사용하여 샘플을 떨어지고 가장자리로 이동 (사이클 훔치기) 래치

프로세스 (NREC_CLK, FQ, XRESET)

에 BEGIN

(XRESET = '0 ')가있다면

플로리다 "= (다른 분들에게도 ="'0 ');

싫다

면 (하지 NREC_CLK = '1 ') 그때

플로리다 "= FQ;

면 끝;

면 끝;

프로세스 끝내기;- 플로리다 metastability 슬리퍼

프로세스 (REC_CLK, XRESET)

에 BEGIN

(XRESET = '0 ')가있다면

에 대한 "= (다른 분들에게도 ="'0 ');

rising_edge (REC_CLK) ELSIF 그때

에 대한 "= 미국 플로리다 XOR"01010101 ";

면 끝;

프로세스 끝내기;

 

[Guest]

[No message]

 

[Guest]

때문에 데이터 간의 이동이 사이클을 훔치는로 볼 래치 또는 슬리퍼지만, 전체 클럭주기를 소비했다.대신 떨어지고 가장자리에 데이터를 다시이었다 아주 다음 상승 에지에 등록.만약 당신이 하나의 상승 에지 스트림 플롭 사용이 당신을 본 것 같은 시간이 지연될 수있습니다.대신에, 그들은 두 슬리퍼, 긍정 부정적인 가장자리 가장자리를 따라 사용.

때문에 데이터를 래치를 통해 흐름을 원하는 이들을 사용하는 래치 전엔 REC_CLK 반환 '1 '.이것은 설치 시간이 문제를 제거하기 때문에 최대한 데이터 간격 괜찮중인 끝에 안정 깁니다.당신은 시계 가장자리 데이터의 타이밍에 대해 걱정할 필요하지 않습니다.