설계"빠른

[david90]

내가 어떻게 25MHz의 클럭 신호에서 클럭 신호 2.5mhz합니까?

내 변수 "카운터"의 순서대로 GE는 2.5mhz 수있어까요?10?모듈 clkdiv (CLK, gclk_1hz);
입력 CLK;
출력 gclk_1hz;
reg gclk_1hz;
매개 변수 n은 25; / / = log2 (제수 n / 2)
] 카운터 [15시 reg;
초기 카운터 = 0;
초기 gclk_1hz = 0;
항상 (posedge CLK) @
시작
카운터 = 카운터 1;
만약 (카운터 == 62500)
시작
gclk_1hz = ~ gclk_1hz;
카운터 = 0;
끝
끝
endmodule

 

[echo47]

오, 참 무서운 데요.절대로 "클럭 섹션 안에 ="차단 할당을 사용합니다.

또한, 그래서 우리는 귀하의 indenting 볼 수있는 "버튼"코드를 사용하시기 바랍니다.

코드 :

모듈 clkdiv (CLK, gclk_1hz);

입력 CLK;

] 카운터 [2시 reg;

출력 reg gclk_1hz;초기 카운터 = 0;

초기 gclk_1hz = 0;항상 (posedge CLK)를 시작 @

만약 (카운터 == 4) 시작

카운터 "= 0;

gclk_1hz "= ~ gclk_1hz;

다른 말

카운터 "= 카운터 1;

끝

endmodule

 

[david90]

너무 계산기 내 수학했다.2.5mhz 올바른?

U "에 카운터"= 카운터 == 12 설명할 수 있습니까? 3 : 카운터 1; "?

2.5mhz에 포함된 코드가 아님 그냥 예를 들어있어?추가 40 분 후 :코드 :

모듈의 PWM (CLK, pwm_out)에서;

입력 CLK;

입력 [7시]에;

출력 pwm_out;clkdiv N1 (CLK, gclk);reg 내가 pwm_out;항상 (posedge gclk) @

시작

은 (i = 0;하기 전 "= 255; 전 = 내가 1)

시작

pwm_out "= 1;

끝끝

endmodule

 

[shmoib]

만약 내가 통해 UR xilinix 칩을 사용하여 DLL 또는 DCM 코어를 사용하는 것이 좋습니다 생각

 

[Guest]

[No message]

 

[echo47]

만약 당신이 단계를 정렬하지 않아도, 카운터 DCM보다 낫다.카운터 지터를 추가하지 않습니다.

카운터 "= 카운터 == 12?3 : 카운터 1;
제발? : 연산자에 대해 읽어보십시오.
그 라인 카운터 3,4,5,6,7,8,9,10,11,12,3,4,5,6, 가서 원인 ...

당신에 대해 ""루프에 대한 읽기에는 너무 필요가있습니다.당신은 "pwm_out 256 복사본을 만들려고 할 것입니다 작성한 코드"= 1 "을 발표했다.

 

[Guest]

당신의 의도가 실현 수도 코드를 다음과 같은 :

모듈 clkdiv (
clk_in,
rst_n,
clk_out
);

입력 clk_in;
입력 rst_n;
출력 clk_out;

] 카운터 [3시 reg;

(posedge clk_in 또는 negedge rst_n)은 항상 @
만약 (~ rst_n)
카운터 "= # 1 4'h0;
다른 경우 (카운터 == 4'h9)
카운터 "= # 1 4'h0;
그 밖의
카운터 "= # 1 카운터 1;

= 카운터 [3 clk_out 할당];

endmoduledavid90 썼습니다 :

내가 어떻게 25MHz의 클럭 신호에서 클럭 신호 2.5mhz합니까?내 변수 "카운터"의 순서대로 GE는 2.5mhz 수있어까요?
10?모듈 clkdiv (CLK, gclk_1hz);

입력 CLK;

출력 gclk_1hz;

reg gclk_1hz;

매개 변수 n은 25; / / = log2 (제수 n / 2)

] 카운터 [15시 reg;

초기 카운터 = 0;

초기 gclk_1hz = 0;

항상 (posedge CLK) @

시작

카운터 = 카운터 1;

만약 (카운터 == 62500)

시작

gclk_1hz = ~ gclk_1hz;

카운터 = 0;

끝

끝

endmodule