설계"비동기

K

kumar_eee

Guest
Whr VR을 asyn.fifo '를 사용하는 칵테일 ...H 조 똑같은 심도 계산? ...

 
비동기 FIFOs 널리 컴퓨터 네트워킹 업계에서 데이터를 수신하는 데 사용됩니다
특정 주파수와 다른 주파수에서 그들을 전송.비동기 FIFO를하고있다
두 개의 서로 다른 클럭 : 하나의 읽기 및 쓰기 위해 한.
그 때 비동기 클럭 경계를 통해 데이터를 전달 발생하는 문제가있습니다.을 위해
예를 들어,이 때 빠른 클럭 쓰기 읽기 클럭에 비해, 데이터 될 수 이상 및 작성
따라서 손실.하기 위해서는 이러한 문제를 극복하기 위해, 제어 신호를 거의 - almostfull 비어처럼
비어 전체 플래그가 필요합니다.
몇몇 링크 -
http://www.sunburst-design.com/papers/CummingsSNUG2002SJ_FIFO1.pdf
http://www.sunburst-design.com/papers/CummingsSNUG2002SJ_FIFO2.pdf
http://direct.xilinx.com/bvdocs/appnotes/xapp051.pdf

 

Welcome to EDABoard.com

Sponsor

Back
Top