설계"무엇을

Ź

ź

Guest
안녕 친구
내가 무엇을 할 때 아무도 question.Can FPGA를 오버로드하면 어떻게됩니까?? 나는 내 FPGA를 100 %를 넘어 응용 프로그램을 작성 오전 말해있다. fpga에 무슨 일이 생기는지 궁금 무엇입니까??

 
진심이야?

문이 안 열려 당신 구현 도구 무슨 것으로 이해 해달라고 믿습니다.

기본적으로 무슨 얘기중인 당신이 선택한 장치에 충분한 코드를 생성하려고합니다 하드웨어 구현에 큰 아닙니다.당신이 중 하나를 귀하의 코드를 최적화하는 노력이 필요합니다, 귀하의 레이아웃, 또는 큰 장치로 이동합니다.

때문에 비트 스트림으로 로드할 수 못해 그들을 어떻게 FPGA를 .... 아무것도 일어나지 않습니다.

이메일

 
아무것도 생성할 수 없을 것입니다 *. rbf 또는 *. 비트 파일

 
당신은 절대로 과부하의 FPGA.당신은 모든 그것을 구울 수없습니다.다른 FPGA를 타겟으로하거나 설계를 최적화하려고합니다.

 
늦게 답장을 보내주셔서, 죄송합니다
실제로, 내가 그것을 110 %로 보여주는데 내 프로그램을 합성 더라구요.
그래서 난이 의심
내 질문 것입하기 위해서는 FPGA에 맞게 내가 또는 나의 코드를 재검토 내 디자인을 최적화해야합니다 내 도구는 자일링스는 내 디자인을 최적화 무엇입니까??

제발 알려주세요 ...

 
이세 몇 가지 최적화 할 possiblely 당신에게 디자인을 "100 % 줄일 수있습니다.
만약, 도구를 말하지 않을 수있습니다.
어쨌든, 당신은 자원 활용의 종류에 대한 귀하의 타이밍 클로저 얻을하지 않습니다.

 
이세 있지만 일부 optimiztion 할 것입니다 당신이 맥스 디자인 약 85 %의 FPGA 타겟에서해야합니다

 
자일링스의 경우 : 그 라우터를 ""사용 가능한 모든 리소스에 논리를 확장 한대 잊지 마세요.그럼에도 가능한 경우 슬라이스의 인 당신이 전체 FPGA를 끝마치기 직전입니다 말은하지 않는 100 %에 도달했습니다.저기 스위치 "를 더욱 가깝게 일을 생각 해 라우터를 강제할 수 및 각 슬라이스 내에 로직의 사용이없는 논리"팩이있습니다.

물론, 좀 더 어려운 경로 즉, 하나 더 컴파일 시간 또는 로직 느린 속도의 비용으로 돌아올지도 모른다.

그래서 flipflops 및 LUTs의 숫자, 그렇지 라우팅 후 리포트 전체 슬라이스 사용 비율을 확인하시기 바랍니다.그리고 블록 숫양과 다른 특별한 구성 요소와 같은 희소한 자원 물론 %.

 
이 경우에는 FPGA를 오버로드하면됩니다 .... 귀하의 코드를 디자인 U ...........가 선택한 장치에 적합하지 않을 뜻

당신은 어느 정도 코드를 생성하는 것 하드웨어 구현에 큰되지 않습니다과 같은 장치를 선택하셨습니다.당신이 중 하나를 귀하의 코드를 최적화하는 노력이 필요합니다, 귀하의 레이아웃, 또는 큰 장치로 이동합니다..............

또는 그 ......이 장치는 훨씬 더 큰 용량을 다른 장치는 근래 이메일을 선택

FPGA를 오버로드하는 경우, 다음 U canot U 루트, 매핑, 그런 장소 n ............... 비트 맵 파일을 생성할 수 없어요

U에만 ........... 하드웨어를 확인하실 수있습니다

코드 doen로드받을되지 않습니다 ........

 
내가의 DSP의 차이 여부를 FPGA 또는하지 .. 오버로드되어 있는지 확인의 번호를 알아 와서
그리고 한가지 더 ....
1.그게 사실 비트 파일이 생성됩니다 때에도 슬라이스의 숫자가 더 이상의 100, 즉 102 %입니다.??

 
모든 리소스의 사용을하는 경우 번호는 "파 무대에, 어떠한 수단에 의해 만들 어질 수 없다 올바른 비트 파일에서 100 %.그 존재하지 않는 구성 요소를 사용할 수없습니다.

 
만약 당신이 방금 메모리 CLB 또는 메모리 블록에 앉아 있는지 확인 메모리를 사용하고있습니다.만약 메모리를 소모 CLBs 메모리의 코딩 스타일을 변경하는 메모리 블록으로 이동했다.

 
내가 당신을 .. you.please 정교한 수있습니다 못해서

 

Welcome to EDABoard.com

Sponsor

Back
Top