설계"를

W

wjxcom

Guest
제발 OPA보세요.사양입니다 :

이득 = 5000
이득 대역폭 = 10MHz 때 10pF 부하
슬루율 10V/us 때 = 50pF 부하
ICMR = 1.5 -가 4V
~출력 스윙 = 1 -가 4V
~Vdd = 5V의

이러한 매개 변수에서, 내가 계산할 수 승 / 패 이러한 트랜지스터의 종류 : M12, 이용해, M14, M15, M7은, M8, M11, M21, M18.하지만 난 어떻게 승 계산해야할지 모르겠다 / 패 이러한 트랜지스터의 종류 : M1을, M2를, M3, M4는, M5, M6, M9, M10.거기 승 계산할 수없습니다 충분한 매개 변수는 / 패 이러한 트랜지스터 것 같아요.

어떻게 계산할 수 승 / 패 이러한 트랜지스터가?도와주세요!
미안하지만, 당신이 첨부 파일을 보려면 로그인이 필요합니다

 
안녕하세요 모든 : 아무 사람들이이 주제에 답장을하고있다.아마 아무도를 계산하는 방법을 알아?

 
안녕

나는 일반적인 질문

아날로그 :
무엇 트랜지스터 사이징에 대한 thumby 규칙은 무엇입니까?디지털 있음 :
무엇 트랜지스터 사이징에 대한 일반적인 규칙은 무엇입니까?tnx

 
wjxcom,

당신은 이미 있던 그림에있는 모든 트랜지스터 크기 했어, 그렇지?당신은 얼마나 M7은의 크기를 계산 알고있다.이후 그들은 모두 동일한 드레인 전류가있어서 그것도 M6, M3, M2를 쉽게 찾을 수있어, 생각, 그리고 그들도 같은 혹사 가정 수있습니다.

그 향상시킬 수있다이 회로에 몇 군데있습니다.
1) 출력에서 대규모 부정적인 오프셋 전압을 피하기 위해, 그리고 W18 감소 M1을, M4가 활성화된 지역에서 계속합니다.
2)이 회로에서는 cascode 트랜지스터를 통해 현재의 3 배 이상의 입력 트랜지스터에 걸쳐 큰 것으로 보인다.게인이 낮은 전력 소모와 동일합니다.

 
안녕하세요, rockycheng : 사실, 난 승 / 패 M7은이 중 하나를 정확 승 어떻게 계산해야할지 모르겠다 / M7은의 내가 아니라고 생각합니다.
또한, 당신은 설명할 것이다 :
1.why 감소 W18 출력에서 대규모 부정적인 오프셋 전압을 피할 수있다
2.why, M4는 활성화된 지역에서 M1을 계속?
3.why cascode 트랜지스터를 통해 현재의 3 배 이상의 입력 트랜지스터에 걸쳐 낮은 증가하게된다 큰 것 같다?

 
귀하의 회로에 어떤 크기를 좀 알려주 시겠어요 알려져있습니다, 그리고 알 수없는거야?그리고 어떻게 이러한 값을 얻을?

당신의 그들을 questiones :
1) overdrives의 합리적인 범위 내에서, M21과 M18의 바이어스 전류 전류가 동일 수없습니다.그리고이 출력 오프셋 발생할 수있습니다.
2) 아날로그 회로에서는 트랜지스터 대부분의 활성 영역에서 작동합니다.만약 Vd4이 너무 낮습니다, M1and M4는 triode 영역에 들어가있습니다.올바른 편견을 조건으로해야 성공적인 기능인지 확인하십시오.
3) 당신이 볼 수 Id9 = 1.5Id14, Vov9 = Vov14 이후, W9/L9 = 1.5 * W14/L14.그리고 당신은 Id7 = Id11 = Id9, Id14 = 2Id12, 그래서 그건 분명한 사실이야 갖고 Id7 = 3Id12.때문에 GM은 큰 때 접혀 - cascode opamp 설계, 그것을 일반적으로 좋은 생각 입력 트랜지스터를 통해 현재 큰 만들고 있어요.

 

Welcome to EDABoard.com

Sponsor

Back
Top