설계"를

[jay_ec_engg]

어떻게하면 상승 및 하강 자일링스 FPGA에서 출력 신호의 시간을 찾을 수 있습니까?그것은이 sinformation 제공할 것입니다 합성 후 파일을 생성하는 건가요?

 

[Guest]

내 방법은 디지털 오실로 스코프 (요코 DL1540)를 사용합니다.

 

[Guest]

어떤 사이트에서 사용할 수있습니다 자일링스는 주요 데이터 시트, 어서!데이터 소스를 CD에있는 필드가 완료되지 않았습니다!

 

[Guest]

[No message]

 

[jay_ec_engg]

내가 스파르타에서 출력 신호의 실제 테스트하기 전에 3 FPGA를위한 타이밍 분석을해야 할 (되기 전에 보드 온다).문이 안 열려 사용하여 오실로 스코프 그럼.데이터 시트도 나던가 상승 / 하강 시간 정보.어떤 합성 후 보고서 파일에서이 정보를 얻을 수 있을까요?

 

[au_sun]

U 시간 보고서에서 XST 합성 후, 정보, 상승 및 하강 시간을 얻을
보고서는, 그리고 내가 다른 모든 타이밍이 견적 설계의 I / O 신호 MAX는 주파수가 포함되어있습니다

 

[Guest]

상승 및 하강 시간은 FPGA를 출력의 드라이브 능력에 의해 결정됩니다

커패시턴스로드 (추적 등) 기판.합성 후에 당신은 그것을 찾을 수없습니다.

하지만 당신은 PCB의 시뮬레이션 후에 찾을 수있습니다.

안부 인사

jay_ec_engg 썼습니다 :

어떻게하면 상승 및 하강 자일링스 FPGA에서 출력 신호의 시간을 찾을 수 있습니까?
그것은이 sinformation 제공할 것입니다 합성 후 파일을 생성하는 건가요?