설계"높은

[ssxjy]

안녕하세요, 저는 8 비트 2GS / 최소 전력 소모와 규격 S를 ADC를 설계 노력하고 있어요.BiCMOS 0.13um 공정입니다.제가 서류를 찾아 노력하고, 일부 그룹은 접는 사용 보간을 달성하기 위해 "발견 1G 8bits 해상도.F가 또는 사양을 달성하기 위해 이미 그것을 어떻게 더 나은 방법은 내가 유일하게 가능한 방법은?누구도 나를위한 몇 가지 참고가 주시겠어요?

감사합니다!

 

[Guest]

[No message]

 

[rfsystem]

여기에서 고려해야 할 몇 가지 규칙을 확장 :

8 기반으로 플래시의 규모!

P는 (flashADC) ~ 8 ^ n

왜?.번호 신속한 페이 아웃, 중 2 ^ 아니길(2 ^ n)이 ^ 2 = 4에 의해 각각의 영역을 ^ 아니길

당신 unprecise 무게와 소음의 균형을 사용하여 무게로 ADC의 과정을 고려할 수있습니다.만약 당신이 어떤 무게를 당신이 무게 사이의 오랜 규모의 비율이 오류를 만들 수있는 대체 이진 결정을 내려야 2보다 작습니다.그것도 시끄러운 결정을 허용합니다.로그 (해상도) 후 / (어근)를 도르래의 원리를 esemble 도착하면 같이 로그 인해주세요.만약 당신이 완료 무게의 모든 번호를 알아.

가장 효율적인 아키텍처는 SAP이다.당신은 하나의 비교기 및 최소 단계를 수행합니다.하지만 당신과 일치하지 뚜껑 dimensioning해야합니다!그럼 :

P는 (optimumADC) ~ n

excercises 현재 업계에서 일하고 및 학술 연구있습니다.