설계"낮은

[jutek]

안녕하세요내가 저전력 LDO 인 작업입니다.먼저 간단하게 하나의 무대에서 오타 (nmos 입력)와 전력 PMOS 및 피드백 모의 않았다.
그래서 PMOS 꽤 100mA 드라이브에 큰되어야 낮은 Vdd 1.3입니다.오타 큰 출력을 저항과 함께 일하고있다 바이어스 전류 부족하고, 출력 저항 및 PMOS 입력 용량의 기생 기둥 낮은 frequecies에 발생합니다.그것은 GBW, 어서로드 규정과 너무 일이요.

난 더 높은 주파수를 보내이 장대 전압 버퍼를 사용하고 싶습니다.난 간단한 PMOS 또는 nmos 소스 추종자를 사용하지만, 그것을 완전히 켜면 효율적 아니하거나이 트랜지스터를 해제합니다.

그래서 버퍼 구성에 사용되는 동일한 오타.그것의 특성을 확인합니다, 경사 1.그것은 출력의 입력 전압을 반복한다.하지만 문제는 낮은 Vdd입니다.그것은 1.3V와 i의 출력을 전달 장치에서 100mA 드라이브에 대한 0.3V 필요합니다.이 inut 전압의 원인, 입력 트랜지스터 (nmos) cuttoff 너무 큰 출력을 저항입니다.
낮은 부하 조건을 다 괜찮이다.트랜지스터의 출력 저항 채도 및 작업 낮습니다.

어떤 튜닝이나 잘 작동 회로의 권장 수 있을까요?

안부

jutek

 

[surianova]

jutek 썼습니다 :

안녕하세요내가 저전력 LDO 인 작업입니다.
먼저 간단하게 하나의 무대에서 오타 (nmos 입력)와 전력 PMOS 및 피드백 모의 않았다.

그래서 PMOS 꽤 100mA 드라이브에 큰되어야 낮은 Vdd 1.3입니다.
오타 큰 출력을 저항과 함께 일하고있다 바이어스 전류 부족하고, 출력 저항 및 PMOS 입력 용량의 기생 기둥 낮은 frequecies에 발생합니다.
그것은 GBW, 어서로드 규정과 너무 일이요.난 더 높은 주파수를 보내이 장대 전압 버퍼를 사용하고 싶습니다.
난 간단한 PMOS 또는 nmos 소스 추종자를 사용하지만, 그것을 완전히 켜면 효율적 아니하거나이 트랜지스터를 해제합니다.그래서 버퍼 구성에 사용되는 동일한 오타.
그것의 특성을 확인합니다, 경사 1.
그것은 출력의 입력 전압을 반복한다.
하지만 문제는 낮은 Vdd입니다.
그것은 1.3V와 i의 출력을 전달 장치에서 100mA 드라이브에 대한 0.3V 필요합니다.
이 inut 전압의 원인, 입력 트랜지스터 (nmos) cuttoff 너무 큰 출력을 저항입니다.

낮은 부하 조건을 다 괜찮이다.
트랜지스터의 출력 저항 채도 및 작업 낮습니다.어떤 튜닝이나 잘 작동 회로의 권장 수 있을까요?안부jutek

 

[Guest]

[No message]

 

[jutek]

surianova 썼습니다 :넌 어때 입력 PMOS와 오타 사용합니까?