설계"낮은

[mengcy]

나는 2.2V에서 5.5V의 전원 공급 장치와 함께 일할 수있는 완전 차동 opamp 설계입니다.
인기있는 프로세스를 들어, 존재 트랜지스터를 허용 Vds 0.8에서 5.0V 임계값 변화가있을 ~ 1.2V를 할 때 temparature 및 구석을 변경합니다.
그래서 무대에 입력하지뿐만 아니라 CMFB, 입력 트랜지스터와 트랜지스터의 꼬리는 현재 거의 포화 영역에서 일할 수를 제공합니다.
어떻게이 문제를 해결할 수 있습니까?<img src="http://images.elektroda.net/79_1205286017_thumb.gif" border="0" alt="low voltage opamp design" title="낮은 전압 opamp 설계"/> 입력 회로의 입력 스테이지는 무대 아래에 있어야 Vod3 Vgs1 upstairs.If 보여주있습니다. ~ 1.4V.
레벨 입력 무대 전환하기 전에 추가한다.
그럼 어떻게 새로운 노이즈 소스를 데려오을 피하기 위해?
에 mengcy에 의해 편집 마지막 2008년 3월 12일 2시 46분; 편집 2 회 총

 

[hmsheng]

1.5V로 이상의 입력 바이어스 DC 전압을 설정하십시오.

 

[teteamigo]

mengcy 썼습니다 :

나는 2.2V에서 5.5V의 전원 공급 장치와 함께 일할 수있는 완전 차동 opamp 설계입니다.

인기있는 프로세스를 들어, 존재 트랜지스터를 허용 Vds 0.8에서 5.0V 임계값 변화가있을 ~ 1.2V를 할 때 temparature 및 구석을 변경합니다.

How can I solve this problem?
그래서 무대에 입력하지뿐만 아니라 CMFB, 입력 트랜지스터와 트랜지스터의 꼬리는 현재 거의 포화 영역에서 일할 수를 제공합니다.
어떻게이 문제를 해결할 수 있습니까?

 

[Guest]

[No message]

 

[siddharthshukla]

U 설계하는 동안 어떤 문제가 발생하지 않습니다 GM은 / 아이디 방법론을 사용할 수있습니다.U 특정 매개 변수를 수정하여 커브로부터면 다른.