설계"긴급,

R

rficd

Guest
전체,
내가 퍼즐 문제를 만나보십시오.전압 추종자 디자인에서는, 내가 큰 전원 공급 장치의 변형에 대한 좋은 임계값 영역에서 많은 트랜지스터의 성능을 찾으십시오.일반적인 규칙에 따르면, 트랜지스터의 활성 영역에 있어야합니다.나는 그 결과 더 나은 성능을 얻는 동시에 큰 전원 공급 장치의 활성 변화와 함께 그 이상의 트랜지스터를 subthreshold 후 여러 번 시도해보십시오.
아마도 거기에 약간의 마법이다.제발이 문제에 대한 조언 몇 조각을주세요.
아니면 다른 사람의 CMOS 프로세스에서 subthresold 회로 설계에 대한 설계 자료를 업로드할 수있습니다.
subthresold 회로 설계 지금은 상업의 CMOS IC 설계 인기 가요.
또한, 동시에 전원 공급 장치가 널리 다릅니다 subthreshold 회로를 강력.

 
정말 하위 좋은 전원 공급 장치의 규제 요건을 지역에 귀하의 코멘트를 의심., 전원 공급 장치의 노이즈 제거 이후 주로 MOSFET의 출력 임피던스, 그리고 출력 임피던스의 운영이 지역의 독립에만 의존 바이어스 전류에 따라 다릅니다.

하위 임계값이나 나약한 반전 (위스콘신) 작업이 광범위하게 장소에서 그들은 매우 낮은 전력 소비를해야하는 데 사용됩니다.위스콘신 지역에서 일반적으로 MOSFET을 1uA에서 매우 낮은 전력 소비로 이어지는 편파있습니다.

제발 교수 에릭 Vittoz 또는 Christain Enz에 의해 하위 메뉴에 대한 자세한 알고 임계값 작업을 어떤 종이를 찾아보십시오.Prakash.

 
당신이 작가의 몇몇 신문에 게시할 수 있을까요?

 
좋은 수 있지만 찾는 Subthreshold 영역을 트랜지스터의 차단하지 않습니다 영역 칩 디자이너의 주요 문제는 어떤 조건에서 일어나는 그 지역이다.또한이 기술은 현재 기술과 인터페이스에 문제가있다.

 

Welcome to EDABoard.com

Sponsor

Back
Top