설계에"에

[Guest]

안녕하세요, 모두
내가 FPGA를 CPLD의를 통해 I2C 인터페이스와 함께 E2PROM 연결해야합니까?
어떻게하면이 기능을 구현해야 하나요?
감사합니다

 

[pini_1]

오픈 코어의 IP를 사용하는 예제 VHDL 버스 인터페이스로 수배를을 참조하시기 바랍니다 바뀌었 convreted :

회사 소개
이 디자인은 오픈 코어의 I2C 마스터를 사용합니다.코어의 CPU 인터페이스입니다
위시본 출시된 AMBA으로 바뀌었 / 수배.하기 위해서는 테스트 후자 이루어집니다
코어, 레온이 프로세서를 탑재한 자사의 새로운 수배 인터페이스입니다.LEON VHDL로 작성된 것입니다
그 때문에 VHDL 코어의 RTL 설계 테스트입니다 ....

http://bknpk.no-ip.biz/I2C/leon_2.html

 

[Guest]

[No message]

 

[fvm]

그것은 가능한 I2C 마스터의 이해와 긴 호흡이 가능한 솔루션에 적응을위한 시간을 보내는 것보다 처음부터 (또는 슬레이브)를 쉽게 작성할 수있습니다.

분명, 이건 무슨 경우 CPLD의의 역할을 이해하지 못했?이 수준의 번역을 목적으로 사용됩니까?

could be implemented in CPLD as well, but it's easier to debug in FPGA with tools as SignalTap or Chipscope.

가능한 I2C 코어뿐
아니라 CPLD의 구현 될 수 있겠지만, 그것을 FPGA에서 디버그 SignalTap 또는 칩스콥 같은 도구를 사용하여 쉽게.또한 CPLD의 FPGA를 인터페이스에 다음 작습니다.기본적으로 가능한 I2C 마스터, (이산 될 수있는 트랜지스터는 2 개의 오픈 드레인 드라이버 필요도)와 SDA는 대한 수신기.경우에만 클럭 스트레칭 (가장 가능성이 구현되지 않음)이 감지되고 SCL있다.

필립스 / NXP는 I2C 규격 가능한 I2C 기능을 구현하는 데 필요한 모든 정보를 제공합니다.

 

[echo47]

여기에 대해 1 년 전부터 최신 개정을 03의 :
http://www.nxp.com/acrobat/usermanuals/UM10204_3.pdf