-"서지 / ESD 보호 기능의 RF 회로의

[hrkhari]

안녕, 얘들아 :

내가 RF 회로 설계, 저는 제가 다이오드 모델의 편견을 바꿔서 포함 서지 보호를위한 / O 포트.이 Figure.1에서 완벽한 I / O를 사용 모델을 그림에 표시됩니다.

내가 ESD가 디자이너에 대한 일련의 번호를 제가 / O를 RF 신호에 대한 효과적인 커패시턴스 감소에 연결된 다이오드 증가, 그렇게 할 것을 권합니다 의견이 접수했다?.

또한 파운드리에서 pn 접합을 포함하도록 조언을 각 그림에서 회로의 광고에 트랜지스터 게이트에서 다이오드는 편견을 반대 받았다.2.그렇게 할 권장 있나요?.그것을 설계된 회로의 성능에 영향겠습니까?.

내가 보기엔 네 종류의 도움을 주셔서 감사합니다.미리 감사드립니다

rgds
Harikrishnan

 

[Guest]

미안하지만, 당신이 첨부 파일을 보려면 로그인이 필요합니다

 

[Borber]

그것은 보호 다이오드를 사용하여 확인됩니다 일련의 입력 용량성 로딩 저하에 더 많은 다이오드를 사용할 수있습니다.이 다이오드를 사용하는 단점 높은 소음 수치입니다.

 

[hrkhari]

thnx 귀하의 설명을 위해 그것을하는 경우 커패시턴스보다 100nF betweed Vdd와 GND로이 설명서의 ESD 전원 클램프가 필요합니다 파운드리 디자인에 명시된 바와 같이합니다.만약 내가 Vdd와 GND로 사이에 MOS 모자 장소이 클램프를 피하기 위해, 커패시턴스보다 0.1pF와이 가능한가요?.미리 감사드립니다

rgds