샘플을 잡아 회로"오류

[sj_helen]

나는 기본 Sampel & 잡아 회로 사용 opamp 설계.
이 문제를 해결을 도와 드릴까요?<img src="http://i37.tinypic.com/15q50k8.jpg" border="0" alt="error in sample hold circuit" title="샘플 잡아 회로에 오류가"/>ctrl1 샘플 차, 차 ctrl2 잡아 용

회로 예제 완료됩니다 커패시터 스위칭 기능을 잡고있습니다.
저기 SH 공사에만 2 회로 콘덴서입니다.그들은 두 개의 차동 샘플링 커패시터는 opamp의 차동 입력에 각각 연결되어있습니다.
샘플 단계에서 opamp의 입력 및 VCM은 누전에 연결되어있습니다.opamp의 출력도하지만, 단락 수있습니다 VCM은 연결되어 있지.2 개의 커패시터를 각각 차동 입력 신호를 샘플링합니다.
년 차 잠깐 만요, opamp의 입력 및 출력 회로 열려있습니다.그리고 콘덴서의 "신호"양측이 같은 측면에서 출력 opamp에 연결되어있습니다.

이론적으로,에 차 잠깐 만요, opamp의 입력을 "가상 접지"와 전압의 값이되어야 VCM은합니다 같습니다.그리고 차동 출력의 전압되어야 정확히 같은 차동 입력.
이제 두 가지 문제가 온다 :
1에서, opamp의 입력 전압 값을 차 만요하지 VCM은, 그리고 약간의 VCM은보다 높은 수있습니다.
그럼 어떻게 이런 일이 무엇입니까?그리고이 문제를 어떻게 다루는가?
2, 샘플링 후 첫 번째 신호 때, 두 번째 신호에 대한 샘플 단계에서 opamp의 출력 및 누전되어야 전압 값을 VCM은되어야 잠깐 만요.
그러나, 시뮬레이션 결과가 증명하지 않았다.이미 종료된 경우 첫 번째 신호가 가장 높은 입력 신호 레벨에서 다음 두 번째 샘플 단계에서, Ouput 전압 수준 시뮬레이션 VCM은보다 높은 보여줍니다; 반면,보다 낮은 경우에는 낮은 값을 finnished 처음 siganl, 출력 레벨입니다 VCM은.
어떻게 이런 일이 무엇입니까?그리고이 문제를 어떻게 다루는가?

고마워.
sj_helen 05 2008 12시 25분 9월에 편집한 마지막; 편집 3 회 총

 

[LvW]

매우 도움이 될 것이다 (그리고 훨씬 더 쉽게 대답)를하면 회로 다이어그램을 제공할 수있다.
감사합니다 LvW

 

[Guest]

[No message]

 

[sj_helen]

LvW에

귀하의 조언을 주셔서 감사합니다.
난 이미 SH 공사 회로를 보여주기 위해 음모를 추가했습니다.

 

[LvW]

내가 지금까지 S를, 여러 단계의 S & H 조 / C 유닛, 그러나, 귀하의 회로를 내게 새로운 보았다.그러므로 내 질문 : 어디에서 유래하여 회로?
당신은 그것이 그 일을해야 확실 해요?5 내가 잘못 오전하지만, 내가 잡아 모드에서 단결을 얻을 구성을보고 싶어요.

 

[sj_helen]

LvW 썼습니다 :

내가 지금까지 S를, 여러 단계의 S & H 조 / C 유닛, 그러나, 귀하의 회로를 내게 새로운 보았다.
그러므로 내 질문 : 어디에서 유래하여 회로?

당신은 그것이 그 일을해야 확실 해요?
5 내가 잘못 오전하지만, 내가 잡아 모드에서 단결을 얻을 구성을보고 싶어요.

 

[jnuhope]

sj_helen 썼습니다 :

나는 기본 Sampel & 잡아 회로 사용 opamp 설계.

이 문제를 해결을 도와 드릴까요?<img src="http://i37.tinypic.com/15q50k8.jpg" border="0" alt="error in sample hold circuit" title="샘플 잡아 회로에 오류가"/>

ctrl1 샘플 차, 차 ctrl2 잡아 용회로 예제 완료됩니다 커패시터 스위칭 기능을 잡고있습니다.

저기 SH 공사에만 2 회로 콘덴서입니다.
그들은 두 개의 차동 샘플링 커패시터는 opamp의 차동 입력에 각각 연결되어있습니다.

샘플 단계에서 opamp의 입력 및 VCM은 누전에 연결되어있습니다.
opamp의 출력도하지만, 단락 수있습니다 VCM은 연결되어 있지.
2 개의 커패시터를 각각 차동 입력 신호를 샘플링합니다.

년 차 잠깐 만요, opamp의 입력 및 출력 회로 열려있습니다.
그리고 콘덴서의 "신호"양측이 같은 측면에서 출력 opamp에 연결되어있습니다.이론적으로,에 차 잠깐 만요, opamp의 입력을 "가상 접지"와 전압의 값이되어야 VCM은합니다 같습니다.
그리고 차동 출력의 전압되어야 정확히 같은 차동 입력.

이제 두 가지 문제가 온다 :

1에서, opamp의 입력 전압 값을 차 만요하지 VCM은, 그리고 약간의 VCM은보다 높은 수있습니다.- 충전 사출 수 있을까?
만약 당신이 소프트웨어의 크기가 다릅니다 또는 CK 등록의 전압 증가, 입력 전압이 다를뿐 아니라 무엇입니까?2, 샘플링 후 첫 번째 신호 때, 두 번째 신호에 대한 샘플 단계에서 opamp의 출력 및 누전되어야 전압 값을 VCM은되어야 잠깐 만요.

그러나, 시뮬레이션 결과가 증명하지 않았다.- 당신이 단계 samplinig이 출력 전압을 사용해야합니까?
당신에게 이상적인 오타를 사용하여 시뮬레이션, 아니면 non - 이상적 오타 있나요?
샘플링 단계에서 오타의 VCM은 입력과 출력을 함께 누전 누전입니다.
경우 cmfb 빠르고 resonable 게인, 그것을해야하지 VCM은 너무 멀리 떨어져됩니다.고마워.

 

[fvm]

아주 기본적으로 장치 opamp 수있다이다.그렇다면, 둘 다이나 출력에 걸쳐 짧은 스위치가 있어야 소스에 대한 누전됩니다.오타 및 입력 신호 소스에 대한 현재 상황이 다를 수있습니다 예.나는 그 종이를 너무 멀리 회로 작업을 명확히 할 수있다 희망을 선물 기여를 분명히 할 수없습니다.

추신 : 2 단지 발견, 그 원래의 회로 동안 편집되어있다, 그래서 더 이상 소스 누전되지 않습니다.하지만 여전히 출력됩니다.

BTW : 논의해야 거기에 보답 게시물 편집의 모든 참가자가?그것은 토론을 속이고, 내 의견을 근처.왜 그냥 원래대로 잘 지내지 정정 회로를 보여 않습니다.