분리 시리얼 데이터를 코드> VHDL

[rajnikanth]

[코드] 시리얼 데이터와 50 MHz의 클럭 areinputs가 데이터 바이트의 4 fpga.The 먼저 "FF로"는, 이것은 어떤 out.can 직렬로 나타냅니다 시작하는 그것은 보내 data.now 내가 필요 별도 6과 바이트, 바이트 10 하나는이주는 코드를위한 내게. [은 / B 층]

 

[Guest]

[No message]

 

[childs72]

인용구 :

시리얼 데이터와 50 MHz의 클럭 areinputs은 데이터의 처음 4 바이트를 fpga.The에 "FF로"는, 이것이 내가 data.now 별도의 6 바이트, 10 바이트와 직렬로 나가 그것을 보내야의 시작을 나타냅니다.