Apr 10, 2012 #1 V vnandanece Guest {{B}} verilog에서 급한 가지는데 좀 도와 줘요 원하는만큼 안녕하세요 친구, 난 VHDL 언어의 복제 연산자가 필요
Apr 10, 2012 #2 F FvM Guest 제가 알기로 VHDL은 유사 연산자이 없습니다. 그것은 위치 또는 명명된 표기법과 배열을 합산 있습니다. E. g. [코드] 신호 VAR : std_logic_vector (0 8), VAR '0 ', 다른 => '1'); [/ 코드]
제가 알기로 VHDL은 유사 연산자이 없습니다. 그것은 위치 또는 명명된 표기법과 배열을 합산 있습니다. E. g. [코드] 신호 VAR : std_logic_vector (0 8), VAR '0 ', 다른 => '1'); [/ 코드]
