보안 구성의 FPGA의 9 월

G

Guest

Guest
비록 SRAM을 프로그래밍할 필드 프로그래머블 게이트 어레이
(FPGA의)는 업계를 지배하는 그들의 밀도 및 성능에 따른 온
이상의 장점이
아닌 - 그들은 심각한 약점이 휘발성 기술
그들은 사용자의 불법 복제 및 리버스 엔지니어링에 취약합니다
디자인.칩의 크기로이 점점 더 중요 해지고있다 -
따라서 고객의 디자인의 가치를 - 증가합니다.FPGA의 지금에 사용되고있다
가전 제품을 어디에 불법 복제가 좀더 일반적입니다.또한, 재구성의
FPGA의 분야에서 점점 더 인기를 특히 네트워킹지고있다
응용 프로그램과 그것을 방해하는 악성 당사자에 대한 보안을 제공하기 위해 필수적인 요소입니다
이 메커니즘을 통해 장비의 기능과 함께.

아래를 참조 용지를 확보하여 FPGA 설계에 대한보다 자세한 내용 :

http://www.algotronix.com/content/security % 20FPL % 202001.pdf

 
@ ltera들은 고객을위한 솔루션을 제공하고있습니다.자세한 내용은 다음 사이트에서 사용할 수있습니다 : http://www. ltera.com
@ / 솔루션 / refdesigns /에서 sys - 솔 / indust_mil / 심판 - 데 - secur.html

개요
휘발성 SRAM을 - 기반의 FPGA 디바이스가없습니다.그들은 그들에게 전력을 전송하는 구성 데이터 저장소에 대한 외부 메모리가 필요합니다.그것은 구성 비트 스트림을 전송하는 동안에 대한 체포가 가능하고 다른 FPGA 제품군을 구성하는 데 사용합니다.지적 재산을 도용의이 양식은 디자이너에게 수익 손실이 발생할 수있습니다.
이 레퍼런스 디자인은 복사되는 것을 방지하기 위해 FPGA를 설계 솔루션을 제공합니다.그것은 FPGA 디자인 구성 비트 스트림을 캡처 경우에도 안전하게 유지하실 수있습니다.때까지 장치 핸드 토큰에는 FPGA에 MAXŽ에서 II에 전달되는 시간이 사용자는 FPGA 설계의 기능을 비활성화하여 수행됩니다.비 - 휘발성되고 있기 때문에 그들의 구성 데이터를 유지하는 동안 전력을 내려
인해 MAX II 디바이스는 핸드 토큰을 생성하기 위해 선택됩니다.안녕,
cube007

 
안녕,
내가 말했듯이, FPGA를 구성하면 구성 E2PROM에서 구성 데이터의 FPGA로 이동 듣고, 그것을 가로챌 수있다.그렇다면 그것을 어디서든 요격 재생할 수있습니다.
하나의 생각이 통신을 확보하는 것입니다.
Kasra

 
내 openion 있음, 거기에 SRAM을 보호하는 방법이없습니다 -들이 휘발성 디바이스 복제 '원인에서 FPGA를 기반입니다!
비트 스트림은 ROM이의 FPGA로 이송돼 조사를 받게 될 것입니다 모든 경우에
그래서,이 경로를 모니터링할 수있습니다 어느 한 easly 무슨 짓을 한 적과 비트 스트림을 캡처하고 다시 장전!그래서 당신이 어떻게 해결할 수 있을까?

 
Vonn 쓴 :

그래서 당신이 어떻게 해결할 수 있을까?
 
안녕 Cube007,
이 PDF 제품 읽어 봤어?
저자는 여러분에게 버텍스 II에, 충고의 도입하기 전까지는
주요의 SRAM FPGA를 공급 업체에서 디자인으로부터 보호했다
최상의 접근 방법이었다 비트 스트림 정보를 복사하여 불법 복제
는 FPGA를 구성하기 전에 제품은 공장과
왼쪽현장에서 구성 백업 배터리를 사용 유지할 때
장비는 FPGA를 포함하는
메인 전원 공급 장치
잠수를 탔다.실제 구현에 어떤 의미가없습니다.

그럼 FPSLIC 대해 이야기; 실제로 FPSLIC 매우 지정되어
그리고 당신 같은 스파르타 자일링스 .. 가족과 함께 비교할 수없는

다시 말하지만, 저 녀석은 비트 스트림 암호화는 아주 오래된 기술, 목록
는 FPGA 내부의 플래시에 저장하기 전에;하지만 그는 자신을, 승인
그렇게 될 경우 사람에 의해 중간에 해킹 보안 부러!!

또한 그는 정의 주요 제조 업체에
대해 얘기하며 또한이 기술을
만약 해커가 간단한 라가 easly 깨진 될 수있습니다!

난 그렇게 믿어 : 원하는만큼요는 FPGA 외부의 비트 스트림을하고있다
전원을 켤 때 다운로드한;의 복제를 할 수있는 어떤
당신이 그것을 보호하려고 그런거야!

 
안녕 Vonn,

물론 난 PDF를 읽어 보시기 바랍니다.그리고 난 당신과 함께하지 않는 경우에는 비트 스트림 암호화 그것은 하드웨어로 복제 가능할 것이라고 동의한다.하지만 무엇에 대한 자세한 장치 CPLD를 빠르게 대체할 것 ()과 같은 좀 더 보안을 위해 사용하는 것 같아?알터에서 레퍼런스 디자인 인해 MAX II는 동글의 역할에 기초하고있다.내가 첨부된 PDF 제품
@ ltera의 지원 팀 (wp_m2dsgn.pdf).완벽한 설계는 영업 사원에서 사용할 수있습니다.안녕,
cube007
미안하지만, 당신이 첨부 파일을보기 위해서는 로그인이 필요

 
이건 정말 멋지 네요,하지만 그것은 2 - 칩 솔루션과 이에 침입 여전히 수도있다.
비 - 휘발성하지만 재구성 (SRAM을 기준)의 FPGA 보드 보안 비트에 제안된 솔루션보다 더 많은 보안을 제공합니다.따라서 가족이 겨우 2 장치 요건을 충족했다.액텔의 플래시 기반의 FPGA와 격자의 XPGA.둘 다,하지만 FPGA를 구성의 가능성을 제공 판독을 차단 여전히을 덮어쓸 가능성이 /의 내용을 명확하고 다른 비트 스트림으로 작성됩니다.
우려가있는 경우에만 다음, 두 가족을 확인하는 판독을 차단하는 것입니다, 그렇지 않으면 실제의 FPGA 솔루션이다.

안부,

 
만약 공격자의 대상이 단지의 FPGA, 콘텐츠 overwiting의 mathod를 파괴하는 것입 유용합니다.하지만 공격자는이 작업에서 아무 것도 얻을 수 있다고 생각합니다.그래서 보안 문제에 대해 이야기 할 때, 난 거기에 두 가지
주요 측면 : 비트 스트림 보안 생각합니다.실행중인 보안.실행 보안하면 FPGA와 외부의 SRAM 메모리 사이의 데이터 전송을 보호해야합니다.옵션 방식의 FPGA 자체에 암호를 구현합니다.

 
그레이트 지점에 얘기를 ...
정말 좋은 소재가 제공하는 우리의 친구입니다 ...@ 모두 ltera 및 자일링스 ....
이
2 개의 파일이 거의 모든 위장 지점을 생각합니다.

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top