버퍼를

[efundas]

난 내 디자인 synthezing 자일링스 장치입니다.아마 내 입력 신호의 시계는 세계 CLK 버퍼를 통해되고있다 없다는 것을 알게됩니다.어떻게이 입력에 대한 CLK 버퍼를 사용하지 않고 합성 도구를 강제 수있습니다.

 

[cfft]

synplifypro를 사용하는 경우, 당신은 도움이 메뉴에서 찾을 수있습니다.
나는 그것은 속성을
추가할 수있습니다 now.It 잊지, 입력 CLK 'syn_no_clkbuf',.
당신은 그것을 시도하거나 도움말 메뉴에서 찾기를 통해 찾을 수 syn_no_clkbuf.
행운을 빕니다!

 

[zape]

만약 당신이 글로벌 클럭 버퍼의 사용을 피하려고, 당신 ""제약의 수단으로 ". UCF에"그것을 금지할 수있습니다.확인 서류와 함께 자일링스지만 같은 sthg : CONFIG 금지 = GCLKBUF0;

 

[efundas]

하지만 제약 the BUFG0의 사용을 해제하는 것입니다.
내 문제는 그것에 대해 특정 난 시계를 라우팅을 사용하지 않으입니다.만약 내가 BUFG0의 사용을 해제, 일부 다른 버퍼가 소요됩니다.

 

[zape]

그렇다면 무엇을 필요 BUFG0 60 초 디자인의 특별한 라인에 대한 귀하의 디자인에 bufg해야한다 인스턴스를 사용해야합니다.

 

[samuel_john]

안녕

이외의 maaping - bufg로 클럭 신호에 따라 신호에 부하가 발생합니다.신호에 부하가있는 경우 또는 다음 bufg 경우 원치 않는 신호를 얻을 수있습니다 bufg로 매핑은 무료이며, 높은

유 합성하거나 특정 option.u에 bufg 자일링스의 수를 선택할 수있는 것으로 ur 디자인에 사용 돼야하고 instiated bufg의 사용은 각각의 클럭 신호 resctrict해야되기 때문에 그 높은 팬아웃 신호 bufg로하지 않을지도 bufg. ..

하지만 알려진 유 bufg 왜 사용하지 않으려면, 그래서 내가 더 많은 도움을 제공할 수 유 필요한 경우 싶습니다 ..