배율에서

S

samiksha

Guest
안녕.내가 부스 비교하고있어, 월러스 veriog에서 월러스는 나무가 배율을 인코딩들의 조합 즉, 부스 습니.제가 그때 떨어 졌 습니 합성 코딩 떨어 졌입니다.합성 내가 3 비교하기위한 목적의 combinatiiomal 지연이 계산됩니다.biooth 인코딩 월레스 트리지고 최소 배율 습니.친절하게 내게 뭘 난 다음은 어떻게 진행 shud 것이 좋습니다.뭔가 새로운 것을 제안하는 경우이 프로젝트에 추가할 수있습니다.가치 제안을 기다리고
thanku

 
Na pocz?tku marca informowali?my o pozwie jaki Apple z?o?y?o przeciwko HTC. Teraz, tajwa?ski producent telefonów i urz?dze? PDA, broni si? przed zarzutami swojego konkurenta i... udziela krótkiej lekcji historii swojego przedsi?biorstwa.

W oficjalnym o?wiadczeniu opublikowanym na stronie HTC, firma ta informuje, ?e nie zgadza si? z zarzutami stawianymi przez Apple i b?dzie dochodzi? swoich...

Read more...
 
면적 비교 옆에있는 포인트가 될 수있습니다.또한 배율 여부 파이프라인 아닌지 확인하십시오.

 
내 질문에 대한 회신 주셔서 감사합니다... 파이프라인되지 않습니다 지점 BT는 배율이다그를 찾아 WHT ABT 타이밍 제약을?우리가 어떻게 확인할 수 있나요?

 
안녕하세요 자사뿐 아니라 주파수 (combinational 지연)하지만 당신도 고려하여 좋은 주파수에서 작동 이후 배율 더 지연이있을 수있습니다 지연 걸릴해야 가난한 사람 처리량을 초래할 수있습니다.

 
고맙습니다 빠른 응답했다.그치만 난 아빠랑 내 주요 블록에 CLK를 추가했습니다.내가 만약 계정에 시계를 가져가라.내가 가져 올게 합성 후 그 결과에만 설치 전체 단위의 시간을 잡아 습니입니다.NT는 combinational dely.사실은 내가 또한 자일링스의 새로운에요.배우는거야 내가 그 곁에있어도 있죠.그래서 되새김질 u이 날 좀 도와 줄까?어떻게 진행 뜻이야?긍정적인 반응을 기다 리면서.

 
안녕.과. PCF placenroute 실행되는 U 지정된 클럭 주파수에 대한 각각의 콤보 dealy 설정을 잡고있는 모든 경로를 볼 수에 의해 생성된 파일을 파일을 NCD 게시 장소 및 경로 타이밍 분석기를 열고로드를 실행했다.더 많은 경로를 분석하고 분석하여 타이밍 시뮬레이션 모델을보고 자세한 정보 및 경로의 전화 번호를 알려 속성을 설정합니다.

당신은 당신 마땅한 작업의 주파수에 대해서도 언급할 수있는 시계를 다른 사람이

 
안녕
다시 Thanku 빠른 답변했다.내 모듈 그럼 난 장소 및 경로 설계 습니 synthesised CLK를 추가했습니다.모두 로드된 파일입니다.그럼 난 그를 찾아 시계를 지역 repot aynchronous 지연이 보고서를 확인 했어요.
내가 갖는이 보고서는 이미 20 최악의 그물을 지연 보여줍니다.난 합성 gettig 해요 보고서
최소 입력 시간 전에 도착 시간 : 2.327ns
최대 출력 클럭 후 소요 시간 : 27.026ns
combinational 최대 경로 지연 : 경로를 찾을 수 없음
이렇게 불러 말할 수있는 그것을 확인 또는 shud 난 내 코드를 수정할 무엇입니까?

 
를 사용하여 배율을 물고 입력 f를 - 털썩
(항상 (posedge CLK)) 또한 (항상 (ppsedge CLK)) @ CLK의 배율을 사용하여 출력 래치. 지금 당신의 전체 설계 배율은 @를 사용하여 레지스터의 두 집합 사이입니다.만약 지금 당신이 시계를 지정하는 자일링스는 이세 이상이 등록을 사이에 콤보 경로 타이밍 지연을보고 ucf을 사용하여 주파수 설정

 
안녕.제가 도움이 내가이 래치를 사용하여있어 BT는 회로의 지연 combinational 것도 아니고 그 dely 27-20 ns의에서 감소되어있다.
여기서 r에 난 합성 후 결과를 가져 올게.
최소 기간 : 20.138ns (최대 주파수 : 49.657MHz)
최소 입력 시간 전에 도착 시간 : 2.403ns
최대 출력 클럭 후 소요 시간 : 20.073ns
combinational 최대 경로 지연 : 경로를 찾을 수 없음

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top