배열로 입력 (포트) 엔티티

[woutput]

안녕 모두, 당신은 제발 내 마지막 문제를 해결하기 위해 도와 드릴까요? 내 사업체에 입력 (포트)로 배열을 갖고 싶습니다. 이것이 가능합니까? 면 예, 안녕하세요? 지금은 비슷해도 :; 사용 ieee.std_logic_1164.all; 사용 ieee.std_logic_unsigned.all을; [코드] 라이브러리의 IEEE - 사용 "-"std_logic_vector 이용 ieee.numeric_std.all에서, 엔티티 A_SPAC을 입력 BOUNDARY_INFORMATION_TYPE는 배열 (입니다 경계 - std_logic_vector 1 downto 0) (ADDR_SP_BITS + NODE_ID_BITS + QOS_BITS - 1 downto 0); 일반 - A_SPAC (QOS_BITS : 정수 : = 2; NODE_ID_BITS : 정수 : = 2; ADDR_SP_BITS : 정수 : = 8; 경계 : 정수 : = 4; 포트 - A_SPAC (BOUNDARY_INFORMATION : BOUNDARY_INFORMATION_TYPE에; - std_logic_vector (경계 - 1 downto 0) (ADDR_SP_BITS + NODE_ID_BITS + QOS_BITS - 1 downto 0); 최종 엔티티 A_SPAC; 나 때문에 [/ 코드] 겁니다 [코드] A_SPAC 건축 SPAC_ARCH 같은 것을 할 것 (1) (2) BOUNDARY_INFORMATION를 시작합니다

 

[FvM]

유형 정의는 패키지에서 할 수 있습니다. 나는 그러나 parameterizable 형식 매개 변수를 사용하는 일반적인 방법을 볼 수 없습니다. 아래와 같이 패키지 정의가 반드시 별도의 파일을 사용해서는 안됩니다, 그것은 엔티티 정의의 상단에 포함될 수 있습니다. 정수 : : [코드] 도서관 IEEE는, 사용의 ieee.std_logic_1164.all;, 사용의 ieee.std_logic_arith.all 패키지 DEFS 상수 QOS_BITS입니다 = 2; 상수의 NODE_ID_BITS : 정수 : = 2; 상수의 ADDR_SP_BITS : 정수 : = 8; 상수 경계 : 정수 : = 4; 유형 BOUNDARY_INFORMATION_TYPE이 배열입니다 (경계 - 1 downto 0) std_logic_vector의 (ADDR_SP_BITS + NODE_ID_BITS + QOS_BITS - 1 downto 0); 엔드 패키지 DEFS; 라이브러리의 IEEE; 사용 ieee.std_logic_1164.all; 사용 ieee.std_logic_unsigned.all ; - 사용 "-"std_logic_vector 이용 ieee.numeric_std.all에, 도서관 업무, 이용에 work.defs.all; 엔티티 A_SPAC는 [/ 코드]입니다