방법 BGR의 전력을 거부 비율을 개선하기 위해?

[Guest]

내가 회로를 참조 Bandgap 원하는 디자인의 CMOS.
어떻게 BGR의 전력을 거부 비율을 개선하기 위해?

 

[Guest]

[No message]

 

[ambreesh]

사용중인 어떤 아키텍처 u 개에 달렸지.
1.IF 간단한 cascode 전류 미러, 그때) (PMOS 트랜지스터 incre4se 길이의.
2.당신은 BGR 예약 규제 공급을위한 수도있다.
3.핵심 경우 PTAT 저항에서 u는 더하기 BJT BJT와 전역이 앰프를 전압을 maintaning입니다.그것의 출력 Ansd 신호 모드 공통되는 공급 리플이 되겠 운전 게이트를 게이트의 PMOS 파급에게 공급 전체의 PMOS 전류 소스를 통과해야 다음, opamp가.
Opamp은 VDD와 다이오드에 연결된로드 아키텍처 선택의 여지가있을 것이다