방법 지연을 구현하는

S

shiningblue

Guest
안녕, 난 칩 설계의 지연 구현에 대한 질문이 있습니다. 하지만, 시뮬레이션을위한 verilog로 구현하는 쉬운 방법은 그것이 실제 칩에 구현 될 수 있습니까? 플립플롭을 사용하고 계십니까? 방법에 대해 "지연 0"?
 
[인용 = shiningblue] 안녕, 나 칩 설계의 지연 구현에 대한 질문이 있습니다. 하지만, 시뮬레이션을위한 verilog로 구현하는 쉬운 방법은 그것이 실제 칩에 구현 될 수 있습니까? 플립플롭을 사용하고 계십니까? 방법에 대해 "지연 0"? [/ 인용] 뭘 지연 0 뜻 그랬군 디 - FF로 단순히 만들 수 있지만,?
 
당신은 지연의 특정 가치를 구현하려는 경우, 당신은 인버터의 체인을 사용할 수 있습니다. 당신의 크기는 그들이 제대로 지연의 원하는 값을 얻을 수 있습니다. Verilog에 지연 0 (라고 델타 지연)의 개념은 시뮬레이션의 목적만을위한 것입니다. 현실 세계에서는 영 지연 시간을 얻을 수 없습니다.
 
표준 셀 라이브러리에, 지연 전지 없습니다
 
난 매크로에 따라 버퍼 / 인버터 일부 특정 지연과 같은 harware 단위 초래 하리라는 합성 도구에서 사용할 수있을 것이라 생각합니다. 우리는 그들을 활용할 수 있습니다 .. 내가 잘못했다면 누군가 날 올바른 ... 어느 하나가있다면 또한 이러한 consruct의 pls 그것을 게시
 

Welcome to EDABoard.com

Sponsor

Back
Top